最新成像技術洞悉晶元神秘的內部，「透明晶元」的時代終將到來

近五十年來，集成電路上的晶體管密度果真如威名赫赫的「摩爾定律」所預言的一樣：每兩年就會翻一番。

這一現象的出現也就意味著：那些晶元生產商們，如英特爾、AMD或是高通，每兩年就要絞盡腦汁、想方設法地往相同尺寸的晶元里塞進比之前多一倍的晶體管，以便我們年復一年的用上性能更強，處理速度更快的電腦晶元。

這些生產商們為了在晶元中容納更多的晶體管，就將晶元內部的晶體管陣列設計得如同城市網路般複雜紛繁。因此，毫無懸念的是，晶體管尺寸被設計得越來越小，他們之間的距離也靠得越來越近。

舉例而言，英特爾在 2014 年推出的Broadwell處理器已經將組件之間的距離縮小到了 14 nm。這個距離嘛，大概是 1 張普通A4紙厚度的 1 萬分之一。

CPU內部結構示意圖與電腦晶元內部掃描電子顯微鏡圖像

如此精密的設計與排布，使得晶元製造商們面臨著一個令他們束手無策的難題：如何才能在不破壞晶元的前提下，去觀察晶元的內部結構？畢竟，只有看到晶元的內部結構，製造商們才能確保這批已經完工的晶元結構與他們所期待的如出一轍。

來自瑞士的保羅謝勒研究院（Paul Sherrer Institute，PSI）的研究員們為這個難題找到了一個可行性的解決方案。在這篇發表於《自然》雜誌上的文章中，他們使用了一項名為「疊層衍射X射線計算機斷層掃描成像」的技術，成功的得到了一枚英特爾晶元的內部 3 維構造。

「疊層衍射成像」是一種不依賴透鏡，通過恢復衍射圖像中相位的成像手段。簡而言之，研究人員們向一塊不停旋轉的晶元照射一束X射線，接著通過電腦程序分析而得到不同角度晶元的衍射圖案，從而在電腦中重建晶元內部精密的三維結構。

在這次研究里，PSI的研究人員們先後對兩枚晶元進行了測試。其中一枚是由PSI自行開發研製的，採用了110納米工藝製作的專用集成電路晶元（ASIC）；另一枚則是來自英特爾的奔騰G3230處理器，這枚處理器採用了22納米的工藝，與最現代的14納米工藝僅有一步之遙。

PSI自製的專用集成電路晶元的3維結構與對應的2維圖像

利用這項技術，研究人員們實現了高達14.6納米的解析度，成功的復原了這兩塊晶元的內部結構。令人倍感欣喜的是，他們可以清晰地看見晶元內部的晶體管和內部電路。

毫無疑問，PSI研究人員開發的這項手段，是晶元檢測技術的一項重大飛越。

但在此之前，晶元內部的檢測大多依賴於掃描電子顯微鏡，或透射電子顯微鏡來看一探究竟。這兩種常規手段需要像剝洋蔥一般，工作人員需耐心地、一層一層地除去晶元的上層電路，才能夠最終揭示晶元內部晶體管的形貌。這一手段費時費力不說，更令人不滿的是，即使再小心翼翼，仍不可避免的會破壞晶元內部的三維結構。

如前文所言，隨著晶元的集成度越來越高，晶元內部晶體管的層數也日漸增多，實際內部電路的厚度有時可達約十微米之多。在這種情況下，依賴於電子顯微鏡、進行逐個分析晶體管的過程就顯得難以為繼。對於已經封裝的電腦晶元而言，這兩種手段更是無能為力。

一名來自普渡大學的一名電子愛好者，為了一探電腦晶元內部的究竟，像砸核桃一樣，把晶元砸出一個大洞。（如下圖）

被砸壞的晶元

相比於前兩者，研究人員所開發的「疊層衍射成像技術」則道高一丈。這項技術集X射線所具有的兩大特點於一身：高穿透率和高解析度。

不僅如此，在晶元檢測這項應用中，這項技術還擁有常規電子顯微鏡所難以企及的兩個優勢：其一，避免了對晶元內結構的破壞；其二，避免了因切割不精細而導致圖像的扭曲變形。

如此一來，人們便可以利用這項技術來獲取「三維結構晶元」更加完整且準確的信息。

另一張英特爾處理器的三維結構示意圖

但就目前形勢來看，這項技術距離實際應用還欠些東風。在本次研究中所使用的「X射線光源」可不是某個業餘愛好者可以在自家後院就能鼓搗出來的「光」。

研究人員們為了得到最好的成像效果，使用了隸屬於PSI的瑞士同步輻射光源的「高相干輻射X-射線」。即使在全球，類似的同步輻射光源設施也屈指可數。

另一方面，這項研究同樣也耗費了不少時間，研究人員不僅要花24小時才能完成疊層衍射實驗，而且還需要另一個24小時去處理得到的數據。

瑞士光源的鳥瞰圖

不過，本次研究的負責人，同時也是該論文的第一作者莫爾克·霍勒（Mirko Holler）胸有成竹的在文章中表示：通過使用更多的計算機、改進實驗裝置以及X射線源，會將這一實驗所需的時間縮短至現在的千分之一。

除此之外，更具挑戰性的的一點在於：聞名的「摩爾定律」驅使著晶元製造商們連年推出尺寸更小的晶體管。在這種情況下，人們觀察晶元所用的「放大鏡」也需要擁有自己的「摩爾定律」，才不至於在這場競賽中落下太遠。

就現在的情形來看，晶元製造商們已經佔了上風。在本次研究中，莫爾克·霍勒所實現的最高解析度約為 14.6 納米，儘管這一數字十分了不起，可目前由英特爾開發的最新一代的處理器晶元，卻已經邁進了10納米製程的門檻。

無論怎麼說，這次莫爾克等人的研究將在「晶元無損檢測」領域上留下濃墨重彩的一筆。隨著這項技術的進一步發展，或許在不遠的將來，晶元內部結構的檢視不再是「一鎚子買賣」。

相反的，當人們將晶元放入某個類似的裝置之後，即可一覽晶元的內部構造。從這個意義上說，晶元的設計似乎變得「透明」了。

論文的作者Mirko Holler（右）與 Manuel Guizar-Sicairos（左）

與此同時，對於晶元製造商來說，這一技術的問世無疑將會對這個行業產生深遠的影響。通過檢視晶元內部是否存在製造缺陷這一做法，製造們可以藉此實行更加嚴格的質量控制和品質管理方針。

除此之外，人們還能利用這項技術來確認集成電路設計，了解其內部功能，優化其生產流程，並找出可能的失效機制。

從消費者的角度看，這一技術同樣惹人關注。最近，硬體安全也日益成為了一個頗受重視的話題。特別是對於國防和軍工行業而言，如果能將這項技術能夠加以運用，他們便可以確認，晶元內部是否存在可能竊取機密的惡意硬體，即所謂的「硬體木馬」。畢竟，一塊被砸壞了的晶元可是沒有半點用處的。

時至今日，晶元無損檢測的發展尚未成熟，但是瑞士保羅謝勒研究院的科學家們為真正的「透明晶元」的未來照亮了全新的路徑。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！