Intel的10納米製程為何遲到

隨著Galaxy S8/S8+的發布，次世代移動平台驍龍835、Exynos8895正式面世，並將10納米工藝節點推向大規模商用。別急好事多磨——遲到的Intel表示有些不服氣了。

日前，Intel在舊金山舉辦了「技術與製造日」活動，主管製造、運營和銷售的執行副總裁Stacy Smith重申「摩爾定律不死」。根據Intel的工藝路線圖，14納米之後就是10納米節點，包括10nm、10nm+、10nm++三個小迭代。接著轉向7納米節點，並且5納米製程可以期待了。

老司機Inte苦口婆心地批評台積電、三星的工藝數字經過「美化」，掩蓋了柵極間距、晶體管密度等關鍵指標，自家14納米工藝足以匹敵友商最新的10納米工藝。

14納米FinFET工藝下，三星柵極、鰭的間距為84/78納米、78納米，大於Intel的70納米、64納米；10FinFET納米工藝下，三星柵極間距為64納米，大於Intel的54納米。

而Intel姍姍來遲的10納米工藝，其晶體管密度將是14納米的2.7倍，製造成本比友商少30%。

「Intel，你家的10納米製程又遲到了哦。」

「我們是業界最好的，管用三年！」

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！