英特爾在1平方毫米中塞下1億個晶體管——其實就是10nm製程

本文作者：大壯旅

導語：在上周二的「技術與製造日」活動上，英特爾宣布他們可以在 1 平方毫米中塞下 1 億個晶體管。不過，這不就是 10nm 嗎？英特爾的 10nm 難道有什麼玄機？

雷鋒網按：對科技媒體來說，「里程碑」一詞出現的頻率相當高，一個漂亮的整數或某某周年紀念日都是點擊量的保證。

上周二，英特爾也搶了一回頭條，因為晶元巨頭邏輯技術部門副主席 Kaizad Mistry 宣布，他們已經有能力在 1 平方毫米中塞下 1 億個晶體管，「絕對是行業歷史上史無前例的。」對，這也可以算是個「里程碑」式的進步。

在同等面積內塞入更多晶體管意味著電路設計能得到有效瘦身，不但能降低晶元製造成本，還意味著在同等體積上，晶元能獲得更多功能。

這條「里程碑」式的新聞誕生於英特爾首屆「技術與製造日」活動，在這次活動上，我們不但得以一窺晶元巨頭的晶元布局和封裝技術，還聽到了一個振奮人心的論斷——摩爾定律未死，至少對英特爾是這樣的。

「1 平方毫米中塞下 1 億個晶體管」只是個文藝的說法，用專業名詞來講，這就是我們早就耳聞無數次的 10nm。

什麼？這也叫里程碑？搭載驍龍 835（10nm） 的Galaxy S8 都快上市了拜託。不過，英特爾還真不服氣，它認為現在友商口中的所謂 10nm 已經是用過了美圖秀秀的磨皮版，掩蓋了柵極間距、晶體管密度等關鍵指標，自家 14nm 工藝足以媲美那些所謂的 10nm 了。

今年一月份在總結英特爾 10nm 晶元路線圖時，晶元巨頭還沒有公開晶體管的具體尺寸。不過本周，最終數據終於出爐了，英特爾的 10nm 節點將鰭片間距做到了 34nm，而最小金屬間距則做到了 36nm（這兩個數據在 14nm 節點時分別為 42nm 和 52nm）。

在這次活動上，Mark Bohr（工藝架構與整合資深研究員）直接換了個打法，英特爾不想再和三星、台積電玩「數字」遊戲了，以後英特爾要用密度度量法來定義工藝節點。

如果採用這種標準來計算，英特爾最近幾年都是兩倍兩倍的提升晶體管密度。舉例來說，22nm 進化為 14nm 的時候，晶體管密度提升了 2.5 倍，14nm 進化為 10nm 時，密度則又提升了 2.7 倍。最重要的是，10nm 晶元在運算速度和功耗上有了較大進步（Bohr 更看重後者的表現）。

不過，英特爾這種度量方法到底能不能在整個業界推行現在還是個未知數。

EE Times 採訪了多位業內人士，一位不具名的台積電發言人表示：「英特爾怎麼算的算數讓我有些暈。舉例來說，它們第一代 14nm Broadwell 晶元每平方毫米有 1840 萬個晶體管，但換了新的度量方式，晶體管怎麼突然變成 3750 萬了？英特爾是在玩文字遊戲吧？」

因此，英特爾口中的 1 億個晶體管還是可以挑出些刺的。不過，晶元巨頭依然強調每次技術節點升級就能讓同等面積下晶體管數量翻番的概念，英特爾將這種升級策略稱之為「超標度」。

英特爾的 Ruth Brain 表示，在 14nm 晶元上，公司開始使用名為自對準雙重曝光工藝（SADP）的技術。SADP 是多重成像技術的一種，通過該技術晶元就能繼續用 193nm 沉浸式光刻技術生產了。

Brain 認為其他公司的多重曝光技術更加簡單，光刻時會發生些許偏離。需要注意的是，這項技術的關鍵是光刻機在每次曝光時都找准同一地點，一旦出現偏差，晶元表現和良率都將受到影響，而 SADP 技術能迴避這一問題。

在 10nm 晶元上，英特爾又用上了自對準四重曝光工藝（SAQP），未來該技術將繼續用在晶元巨頭的 7nm 晶元中。

當然，未來極紫外光刻技術（EUV）可能也會進入晶元製造領域，原本的 193nm 紫外光將縮小到 13.5nm。

在介紹新的技術突破時，工程師總喜歡輕描淡寫期間遇到的困難。「摩爾定律有趣的地方就在於它的實現看起來命中注定，但其中的艱難很難用言語來描述，想不斷突破必須有創新。」Mistry 說道。

Mistry 表示，眼下 FinFET 晶體管還是業內標杆，但 2011 年可能就會過時。「在晶元行業，每前進一步都非常困難，但一旦做成了，就變成了理所當然，這就是摩爾定律的魔力。」

Via. Spectrum.ieee，雷鋒網(公眾號：雷鋒網)編譯

雷鋒網版權文章，未經授權禁止轉載。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！