Sigrity技術小貼士-如何輕鬆實現DDR介面精準分析而無需處理大型S參數

了解更多關於Cadence公司的AllegroSigrity SI Base (http://goo.gl/L1k5GX)以及System Serial Link AnalysisOption (http://goo.gl/L03MLd)請訪問相應鏈接。Allegro Sigrity SI Base (http://goo.gl/L1k5GX)以及兼顧電源的信號完整性分析選項（Power-Aware SI Option）(http://goo.gl/8uouKV)請訪問相應鏈接。

Sigrity 技術人員一步一步指導您如何使用時域有限差分法（FDTD）模擬器精準評估同步開關雜訊（SSN）在系統環境下的影響。

從一個PCB設計的寬頻spice模型直接連接到一個系統的拓撲結構，而不必進行S參數提取。

這種「FDTD-direct」方法解決了信號完整性工程師在將S參數轉化到簡化的寬頻Spice模型時，對於精準度受到影響的擔心。

歡迎您的評論！

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！