一種夾層電阻結構及其應用

最新 09-17

1 引言

在集成電路的線路設計中，特別是模擬電路的設計中，不可避免地都會需要用到電阻。對於低阻值的應用，一般可以用鋁線電阻、多晶電阻、N+電阻或者P+電阻等實現。對於更大一點的電阻，則可以用N阱電阻、P阱電阻或者高阻多晶等實現。對於更高阻值要求，或者阻值要求高但是佔用面積要小且精度要求不高，這時候可以用倒比的MOS管或者夾層電阻來實現。顧名思義，夾層電阻就是被其他層次夾在中間的電阻，夾層電阻的方塊阻值一般在5~50 kΩ，隨著電壓的提高，還可以到100 kΩ或更高。

2 夾層電阻結構及原理特性分析

2.1 夾層電阻的結構

在集成電路工藝中，實現夾層電阻有很多種方法。本文研究的夾層電阻就是其中的一種，它不需要通過額外增加光刻MASK層就能實現。圖1為該夾層電阻的平面示意圖。

圖1中，夾層電阻區為低濃度的P型注入區，它主要利用工藝中的現有層次實現，比如Pbase層或者Pbody層。該P型夾層電阻區被N+和N阱完全包圍，因此該結構就是一個被N+和N阱兩個層次夾在中間的P型夾層電阻。

2.2 夾層電阻的特性

夾層電阻的優勢是阻值很高，缺點是對電壓比較敏感。對該夾層電阻進行I-V掃描，起始電壓為0 V,步進為0.5 V,結果發現如下特性：當電阻兩端電壓從0開始增加時，夾層電阻的阻值迅速上升，但是到電壓超過4 V左右後，電阻阻值雖然還是繼續增加，但是此時呈現出線性上升的特性，即電阻跟隨電壓呈比例地上升，當電壓到14~15 V左右時，電阻開始急劇減小，呈現出擊穿效應。把上述電阻測試時的I-V數值進行曲線擬合，得到圖2.

圖2中，拐點Vp約為4 V,拐點Vb約為14~15 V.

2.3 夾層電阻的原理分析

觀察該曲線，發現它很像MOS管的輸出特性曲線。進一步分析其縱向結構發現，該夾層電阻實際上可以理解成一個P溝道的JFET管（結型場效應管），它的縱向剖面示意圖如圖3所示。

圖3中，JFET管的溝道區為低濃度的P型注入區，P型溝道被N+和N阱上下夾住，因此可以把N+和N阱看成JFET管的柵極（Gate），把兩個SP注入區一個看成JFET管的源端（Source），另一個看成JFET管的漏端（Drain）。

因此在圖2中，拐點Vp就是該P溝道JFET管的夾斷電壓，當-Vds電壓超過Vp後，JFET管產生夾斷，源漏電流開始趨於穩定。拐點Vb為該P溝道JFET管的擊穿電壓，當-Vds電壓大於Vb後，JFET管產生擊穿，Ids增大。

在前面的夾層電阻測試時，實際上是把PJFET管的柵端（Gate）和源端（Source）短接，形成了圖4所示的連接結構。

由圖4可知，只要把該JFET管的柵源短接且都接到輸入工作電壓Vin上，則當電壓在Vp和Vb之間變化時（即Vp

一般來說，Vp在3~4 V左右，而Vb可以在10~15 V左右甚至更高，當然，由於不同工藝間的差異，Vp和Vb的大小會有所不同。

上述單器件電流源能滿足輸入電壓在4~15 V左右之間變化時，輸出恆定電流。為了獲得更寬的電壓範圍，需要對上述電路進行改進，如圖5.

如圖5所示，通過把兩個相同大小的JFET管串聯，可以適應更大的電壓變化範圍，此時，可以讓Vin在2Vp和2Vb之間變化時（即2Vp

根據上述原理進行類推，當串聯JFET管的個數為N（N為自然數）時（見圖6），它允許的工作電壓範圍就是N×Vp~N×Vb,而且當N×Vp

3 振蕩器的設計

3.1 振蕩器的原理

利用該夾層電阻的特性，下面開始設計一款振蕩器。該振蕩器的設計要求為：工作電壓範圍為3~25 V,振蕩器功耗越低越好，最好在微安級，且希望當電壓在9~25 V之間變化時，振蕩器的輸出頻率是恆定的。

在該振蕩器中，由該夾層電阻（等效為P溝道JFET管）來提供恆流源，用於晶元內部振蕩器的電容充放電電流。由於振蕩器的振蕩頻率主要取決於電容充放電的電流大小，因此一旦電流恆定，則振蕩頻率就不變。電路要求的電壓最高為25 V,根據前面的分析，單個器件的耐壓會不夠，因此採用雙器件串聯結構，理論耐壓應該可以接近30 V.電路設計如圖7.

圖7是振蕩器的簡單原理示意圖，實際線路在此基礎上還會增加一些輔助線路。在圖7中，Vosc用於控制電容的充放電狀態，JFET管提供恆定電流源IR對電容C進行充電，Vx則輸出到後級的電壓比較器。電路工作的時候，一開始Vosc為低電平，此時PMOS管打開，基準電流IR開始給電容C進行充電，電容C上的電壓Vx逐漸上升，一旦Vx達到門限電平Vt,則比較器就翻轉，從而使Vosc也發生翻轉變為高電平，這時，PMOS管關斷，NMOS管打開，由於NMOS管放電能力較強，電容C上的電壓瞬間就被放到GND,此時Vosc又翻轉變為低電平，NMOS管關斷，PMOS管開始充電。就這樣，通過保持充電電流的恆定，使得振蕩器的振蕩頻率也始終保持恆定。

3.2 振蕩器的實現和優化

在電路的實際實現中，採用了0.8 μm的高壓工藝。經過對出片電路的實際測試，發現隨著電壓升高，振蕩器頻率逐漸變快，當電壓超過10 V後，頻率開始維持不變，一直到電壓接近30 V,頻率始終不變。也就是說當電壓在10~30 V之間變化時，振蕩器頻率恆定，振蕩器的工作電流在整個電壓變化範圍內不超過3 μA.

顯然，頻率穩定的最低電壓為10 V,高於設計要求的9 V.從前面夾層電阻的原理分析部分可以知道，為了降低頻率穩定的最低電壓，可以採用兩種思路：一種是降低夾層電阻的夾斷電壓Vp;另一種是採用單個夾層電阻來實現恆定電流。第一種思路，夾斷電壓Vp主要取決於JFET溝道區的P型注入濃度，以及P型注入、N阱、N+這幾個的結深，結深一般不好調節，而濃度也較難控制，因此實施有困難，而且最低電壓為2×Vp,實施效果也很有限。第二種思路，主要是要提高夾層電阻的擊穿電壓Vb.根據對該夾層電阻的縱向結構分析可以知道，該夾層電阻的擊穿首先發生在低濃度的P型注入區和上層的N+之間，也即擊穿電壓Vb就是N+和P型溝道區的擊穿電壓。

因此，嘗試在低濃度的P型溝道區域上層N+的下方，用一個低濃度的N型區來外包N+,如圖8.