捍衛摩爾定律，英特爾炮轟對手玩數字遊戲不厚道

「楊旭總回答這個問題時比較激動，採訪了那麼多次，第一次看他這樣。」幾位熟悉楊旭的媒體朋友私下紛紛議論著。

其實，楊旭的激動是可以理解的。因為許久未談尖端製造的英特爾在此次「精尖製造日」的活動上，不但全球首次展示了「Cannon Lake」10nm晶圓，更是為製程工藝高低的標準和摩爾定律是否失效正了名。

英特爾聯合創始人戈登?摩爾在半世紀前提出的摩爾定律，是指每代製程工藝都要讓晶元上的晶體管數量翻一番。縱觀晶元每代創新歷史，業界一直遵循這一定律，並按前一代製程工藝縮小約 0.7倍來對新製程節點命名，這種線性微縮意味著晶體管密度翻番。因此，出現了90nm、65nm、45nm、32nm—每一代製程節點都能在給定面積上，容納比前一代多一倍的晶體管。

在2014年英特爾推出14nm工藝之後不到一年的時間內，三星和台積電都陸續推出了自己的14nm工藝和16nm工藝，並被蘋果用於製造iPhone 6s所搭載的A9處理器。2016年底，三星和台積電又相繼推出了自己的10nm工藝，看起來這也比英特爾的10nm工藝早了將近十個月。

然而英特爾高級院士、技術與製造事業部製程架構與集成總監馬博(Mark Bohr)卻不認同這一看法。他不點名批評了競爭對手的一些做法，指出也許是因為製程進一步的微縮越來越難，一些公司背離了摩爾定律的法則。即使晶體管密度增加很少，或者根本沒有增加，但他們仍繼續為製程工藝節點命新名，結果導致這些新的制節點名稱根本無法體現位於摩爾定律曲線的正確位置。

「行業亟需一種標準化的晶體管密度指標，以便給客戶一個正確的選擇。客戶應能夠隨時比較晶元製造商不同的製程，以及各個晶元製造商的『同代』產品。但半導體製程以及各種設計日益複雜使標準化更具挑戰性。」Mark Bohr說。

他認為，無論是用柵極距(柵極寬度再加上晶體管柵極之間的間距)乘以最小金屬距(互連線寬度加上線間距)，還是用柵極距乘以邏輯單元高度進行計算，都不能真正衡量實際實現的晶體管密度，因為它們都沒有試圖說明設計庫中不同類型的邏輯單元及這些指標量化相對於上一代的相對密度。

「行業真正需要的是給定面積(每平方毫米)內的晶體管絕對數量。」Mark Bohr認為，每個晶元製造商在提到製程節點時，都應披露用這個簡單公式所測算出的MTr/mm2 (每平方毫米晶體管數量(單位：百萬))單位中邏輯晶體管密度。只有這樣，行業才可以釐清製程節點命名的混亂狀況，從而專心致志推動摩爾定律向前發展。

英特爾10nm工藝採用第三代FinFET(鰭式場效應晶體管)技術，使用的超微縮技術(hyper scaling)，充分運用了多圖案成形設計(multi-patterning schemes)，使得它擁有世界上最密集的晶體管和最小的金屬間距，從而實現了業內最高的晶體管密度，領先其他「10nm」整整一代。

英特爾公布的數據顯示，英特爾10nm製程的最小柵極間距從70nm縮小至54nm，且最小金屬間距從52nm縮小至36nm。這使得邏輯晶體管密度可達到每平方毫米1.008億個晶體管，是之前英特爾14nm製程的2.7倍，大約是業界其他「10nm」製程的2倍。同時，晶元的die area縮小的幅度也超過了以往。可以看到，22nm之前每代工藝的提升可帶來die area約0.62倍的縮減，14nm以及10nm則帶來了0.46倍和0.43倍的縮減。

超微縮是英特爾用來描述從14nm到10nm製程，晶體管密度提高2.7倍的術語。超微縮為英特爾14nm和10nm製程提供了超乎常規的晶體管密度，並延長了製程工藝的生命周期。儘管製程節點間的開發時間超過兩年，但超微縮使其完全符合摩爾定律。

縱向來看，相比之前的14nm製程，英特爾10nm製程提升了高達25%的性能和降低45%的功耗。全新增強版的10 nm製程—10++，則可將性能再提升15%或將功耗再降低。

「如果我們再橫向的與業界其他競爭友商的16/14nm製程相比，就會發現英特爾14nm製程的晶體管密度是他們的1.3倍。業界其他競爭友商10nm製程的晶體管密度與英特爾14nm製程相當，卻晚於英特爾14nm製程三年。」英特爾公司執行副總裁兼製造、運營與銷售集團總裁Stacy Smith說。

摩爾定律不會失效

近幾年，「摩爾定律失效」是近兩年來業界討論的熱門話題。隨著製程工藝在物理層面越來越接近極限，摩爾定律所詮釋的「當價格不變時，集成電路上可容納的元器件的數目，約每隔18-24個月便會增加一倍，性能也將提升一倍」的規律逐漸被打破，使得人們對摩爾定律在未來所產生的指導意義產生強烈懷疑。

而從英特爾自身的工藝發展過程來看，又似乎從一個側面加深了人們對「摩爾定律」已經失效的印象。2011年下半年，英特爾發布了22nm工藝；2年半之後的2014年上半年，英特爾才發布最新的14nm工藝；3年後的今天，英特爾才正式發布新一代10nm工藝。而且，在從14nm向10nm提升的過程中，英特爾此前一直秉承的Tick-Tock策略(一年提升工藝，一年提升架構)也很少再被提及。

「連英特爾這樣最頂級的晶元製造商都花了3年左右的時間去完成兩代工藝間的演進，這難道還不算失效嗎？」人們不禁要問？

但如果我們細心的挖掘一下就會發現，英特爾14nm與之前的22nm的命名並不是0.7倍之間的關係。也就是說，如果按照0.7倍命名規律來看，22nm的0.7倍命名應該是16nm，而不是22nm的0.64倍的14nm工藝。

從上兩張圖可以看到，英特爾14nm工藝下的晶體管密度為37.5Mtr/mm2(百萬晶體管/平方毫米)，而這個密度是英特爾22nm工藝下晶體管密度的2.45倍。如果按照摩爾定律每兩年翻一番的標準，兩年半的周期，晶體管數量應該是需要增加2.5倍左右，所以英特爾的14nm工藝的晶體管密度也是基本符合摩爾定律要求的。

而且，從英特爾的32nm到22nm，每兩年的時間，晶體管密度(單位面積下晶體管的平均數量)的提升都超過了兩倍(32nm的晶體管密度是45nm的2.27倍)。雖然英特爾從22nm升級到14nm，以及從14nm升級到10nm的時間周期都超過了兩年，但是對應的晶體管密度也分別提升了2.5倍和2.7倍。

而此次英特爾發布的10nm工藝下的晶體管密度則達到了100.8Mtr/mm2，大約是上一代的14nm工藝的2.7倍，也就是說3年左右的時間內，英特爾實現了晶體管密度2.7倍的增長，雖然略低於本該3倍的增長，但是結合此前幾代超出摩爾定律的增長，英特爾10nm工藝仍然是符合摩爾定律的對於晶體管密度的線性增長要求。

隨著工藝的發展，製程節點之間的時間已經延長，成本也更加昂貴，這是整個行業正在面臨的問題。就算僅僅是把設備安裝到已有的晶圓廠中，就要花費70億美元，越來越少的公司可以承擔得起推進摩爾定律的成本。

但這並不意味著摩爾定律已經失效。Stacy Smith表示，每一個節點晶體管數量會增加一倍，14nm和10nm都做到了，而且晶體管成本下降幅度前所未有，這表示摩爾定律仍然有效。如果再加上創新技術，可以保證摩爾定律長期有效。

此外，為了推動摩爾定律在未來的繼續前進，以及可能的後摩爾時代的到來。英特爾還積極研究如nm線晶體管、III-V 材料(如砷化鎵和磷化銦)晶體管、硅晶片的3D堆疊、高密度內存、紫外光(EUV)光刻技術、自旋電子(一種超越CMOS的技術，當CMOS無法再進行微縮的時候，這是一種選擇，可提供非常密集和低功耗的電路)、神經元計算等前沿項目。

本文為國際電子商情（微信公眾號esmcol）原創文章，版權所有！

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！