延續摩爾定律，得依賴這八大技術

傳統晶體管的特徵尺寸依照摩爾定律持續減小，與之相應的是晶體管的性能和集成度穩步提升，並不斷推動著微電子行業發展。然而，傳統的硅晶體管隨著技術節點的迭代縮減，特別是尺寸突破到10nm以下時，晶體管性能會變得很不穩定。

為了解決晶體管在微縮過程中遇到的問題，英特爾提出了未來晶體管幾種可能的發展方向：

納米線晶體管——下一代高性能晶體管

在信息科技領域，摩爾定律揭示的是信息科技發展的速度，許多年來，伴隨著硅晶體管的縮小，計算速度也不斷地增加。

但近幾年，作為計算機硬體的基本元器件，晶體管的尺寸已經達到了極限。不過納米線晶體管被認為是未來技術的一種選擇。

據IEEE報道，來自IMEC的Hans Mertens研究小組，使用8納米寬的密集型納米線堆棧在傳統硅表面上成功製作了環柵式晶體管，未來經過技術改進有可能投入量產。該團隊使用硅鍺混合材料在硅表面增設多個分層；隨後在此基礎上製作了包含多個替代層的「魚鰭」，有些類似於具有多種沉積岩結構的岩石柱。在該步驟之後，團隊移除硅鍺，在每一鰭中只保留下兩根硅納米線。

為了成功製造晶體管，團隊在每一根納米線的四周添加了絕緣材料和金屬柵極，從而形成柵極結構。對於處於垂直狀態的兩根納米線，納米線兩端和源極和漏極區域相互連接，成為同一晶體管的共同組成部分。將納米線進行堆疊處理能夠增加特定面積的電流流量，也就可以提高通過晶體管特定面積的電流。

納米線晶體管的獨特之處在於其納米線的形成。

一般來說為了形成水平納米線，首先需要在硅襯底上交替外延或者澱積幾種材料，比如在硅襯底上從底層到上層形成硅襯底-ABAB*******AB的結構，其中A為犧牲層，B為納米線材料。一種可能的推測是，納米線是在Dummy Poly GateRemoval後，暴露出Fin時，增加額外的工藝步驟來製作納米線。由於Fin包括ABABAB層，那麼選擇一種合適的刻蝕工藝去除A，而保留B。那麼B材料就形成了懸空的類似長方體的納米線，兩端懸掛在Source/Drain上。然後對納米線的形狀進行一定的加工，使得其截面變成圓形。變成圓形對後續的Gate Dielectric生長和器件可靠性有好處。接著進行Gate Dielectric和Gate Metal生長。

IMEC使用了SiGe做A層，Si做B層，並使用了一種稱為Atomic Layer Etch（ALE）的先進刻蝕工藝。從之前的截圖可以看到，IMEC將納米線做成近似圓形。這裡IMEC可能使用了非常獨特的方法，可能是氧化，或者用了濕法刻蝕，或者是前面的ALE工藝能直接達到這種效果。需要在如此小尺度上做這麼多工作，這一步工藝非常困難。不過仍然可以發現，納米線截面積有一定波動。其他工藝難點，例如源漏接觸等，後段工藝則是納米線和Fin工藝都需面對的挑戰。

納米線對於Fin的一個直觀優勢是其柵極對溝道的靜電控制能力又有所增加。這有什麼好處呢？那麼為了保持同樣電流密度的源漏關斷電流，納米線晶體管的閾值電壓可以做到更低，其飽和電流密度變大。反過來說，同樣大的飽和電流密度，納米線晶體管的漏電流密度可以做到更低。但是其中有一個需要注意的地方，如果納米線的間隔做的過大，那麼納米線的數量可能會受限制，其單管的開啟電流可能達不到令人滿意的程度。

另一個獨特的地方是在納米線中，硅襯底上有一個寄生溝道。IMEC採用額外的襯底注入提高寄生溝道的閾值電壓來消除漏電。這個漏電通道也存在於FinFET中的Fin底部，有非常多方法來消除該漏電。還有一個很有趣的地方是，納米線晶體管在結構上是一種三端器件，沒有Bulk，而且溝道全耗盡，那麼襯偏效應也就不復存在。

IMEC發布的納米線工藝非常讓人激動。但是如果真的要投入實用，器件的可靠性、靈活性、多樣性都還需要經過考驗。相信IMEC會在隨後發布更多關於納米線特性的細節報道，半導體行業觀察將和您一同關注。

硅基Ⅲ-Ⅴ族納米線晶體管

依照摩爾定律集成電路晶體管的數目成倍增加，高密度的晶體管在工作時會產生大量功耗，散發的熱量嚴重影響了晶元的性能。而具有高電子遷移率的Ⅲ-Ⅴ族半導體材料可以有效降低功耗。

研究表明，比較好的半導體替代品包括鍺和III-V族材料，之所以稱為III-V族，是因為它是由III族元素（如鎵）和V族元素（如砷）形成的化合物。這些元素的電子遷移率更高，所製造出的晶體管在與硅管輸送相同的電量時，所需的電壓更低，更加省電。

具體來說，Ⅲ-Ⅴ族材料具有優秀的光電性能，尤其在載流子遷移率方面與硅相比，具有得天獨厚的優勢。

預計到2020年，硅晶圓代工廠將會從硅器件轉向鍺和Ⅲ-Ⅴ族器件。實現這一轉變絕非易事，但是研究人員在電介質層、接觸電阻、峰值電流、材料質量等方面不斷努力尋求突破。

Intel所採用的從平面晶體管到立體結構的轉型給非平面器件指明了發展方向，即要求形成非原始態的界面。

3D堆疊

多晶元廠商都擔心將來繼續縮減製程尺寸時，所花費的成本將難以承受，甚至不久的將來可能會被迫停止晶元製程縮減方面的研發。

因此很多廠商都考慮，除了向二維方向縮減製程尺寸之外，業界也在積極考慮向三維TSV晶元堆疊方向發展的方案。多年以來，晶元製造商一直在談論基於TSV的3D晶元堆疊技術，不過除了在CMOS圖像感測器領域有推出過採用類似技術的產品之外，這項技術還遠遠沒有進入主流範疇，導致這種現象的原因則是研發成本高，缺乏標準等因素。

但是，儘管最近幾年以TSV穿硅互聯為代表的3D晶元技術在各媒體上的出鏡率極高，但許多人都懷疑這種技術到底有沒有可能付諸實用，而且這項技術的實際發展速度也相對緩慢，目前很大程度上仍停留在「紙上談兵」的階段。不過，許多晶元製造商仍在竭力推進基於TSV的3D晶元技術的發展並為其投入研發資金，這些廠商包括IBM,Intel，三星，東芝等等，3D晶元技術的優勢在於可以在不需要改變現有產品製程的基礎上增加產品的集成度，從而提高單位晶元面積內的晶體管數量。

另外，以Hynix，三星等為首的組織則在積極推廣可將TSV 3D堆疊技術帶入主流應用領域的另外一項計劃，即Wide I/O內存介面技術，這項技術面向手機，平板電腦等相關產品。

密集內存

2015年，作為自NAND快閃記憶體以來的首項新型非易失性，規模化存儲技術，3D XPoint由開發夥伴英特爾和美光首次發布，當時稱其速度和耐久性都是NAND快閃記憶體的1000倍，引起巨大轟動。

雖然英特爾和美光都沒有詳細說明3D XPoint是什麼，但它們表示，3D XPoint不是基於電子的存儲。就像快閃記憶體和DRAM一樣，它不使用晶體管。雙方還表示，它也不是電阻式RAM（ReRAM）或憶阻器——被認為是NAND未來可能的競爭對手的兩種新興非易失性存儲技術。

這個（由存儲專家支持的）排除法得出的結論是，3D XPoint是一種相變存儲器，因為美光先前開發了這項技術並且它的特性與3D XPoint非常類似。

英特爾首款3D XPoint SSD（P4800X）可以在16甚至更少的隊列深度執行高達讀取IOPS為550000，寫入IOPS為500000。雖然英特爾的頂級NAND快閃記憶體SSD能夠實現400000IOPS甚至更高的性能，但它們只能在更深的隊列深度上才能實現。

像DRAM一樣，3D XPoint可以按位元組定址，這意味著每個存儲單元都有一個獨特的位置。與塊級NAND不同，在應用程序搜索數據時沒有開銷。

今年，英特爾開始利用新技術發布其首款產品——英特爾發布基於3D Xpoint存儲介質,面向PC端的英特爾傲騰(Optane)內存模塊,首批16GB和32GB將從4月24日起上市,英特爾建議售價為44美元和77美元。面向數據中心的375GB容量英特爾Optane SSD——DC P4800X（1520美元）硬碟，國內阿里和騰訊已經搶先預購。DC P4800X採用PCIe NVMe 3.0 x4（四通道）介面。

目前，美光預計2017年下半年首次銷售QuantX產品，2018年是「更大的一年」，2019年將是「突破性」的收入年。

密集互聯

對於精尖製程技術來說，微縮互聯和微縮晶體管一樣重要。新的材料和圖案成形技術正在探索中，以支持高密度互聯。

EUV圖案成型

圖案成型控制系統，以幫助晶元製造商實現多重曝光技術和EUV光刻所需的嚴格工藝寬容度。

多年以後，EUV已經成為下一代光刻技術中的佼佼者，其他的競爭技術，如自組裝技術、電子束直寫和納米列印技術都現實不見了。

所謂曝光是指將刻有設計圖案的金屬面罩板進行光照，透過它的光向塗抹感光液的晶片轉寫形成電路圖案的一系列過程。這與沖洗膠捲照片的過程十分相似。光的波長越短，所刻成的電路圖案越細微。EUV的光波長為13.5納米（nm），比ArF液浸裝備（193nm）短。

對於7納米和5納米設計節點，晶元製造商找到產品上疊對誤差，線寬尺寸不均勻和易失效點(hotspots)的明確起因變得越來越困難。

除了曝光機的校正之外，晶元製造商也在了解所有的光罩和晶元工藝步驟變化是如何影響圖案成型的。通過自由提取全製造廠範圍的量測和監測數據，IC工程師可以快速地確定並在發生工藝問題的地方直接控制。

神經元計算

神經元通常是指模仿人類大腦的計算方式。芝加哥西北大學的費爾迪南多·莫沙-伊萬迪正在研究如何利用七鰓鰻的大腦細胞控制機器人。

在去年九月份，Intel矽谷計算機視覺領域的初創公司Movidius，藉此進入VR設備、無人駕駛等等新興人工智慧市場。

今年，Intel才借Movidius名義推出第二代Neural Compute Stick神經元計算棒，在運行深度計算時可以提供高達100GFLOPS性能。

其實第二代Neural Compute Stick神經元計算棒最核心的就是Myrid 2晶元（MA2455），這是一種專門用於視覺計算的晶元，內部集成了12個FPGA核心、1個圖像信號處理器以及硬體加速器，Movidius現在將其裝配成一個完整的模塊，配合上1GB的LPDDR3內存，外加藍色鋁製外殼，使用USB 3.0 Type-A型介面，只要插入電腦中，就可以在特定的神經網路訓練中獲得運行加速。

此外，在機器學習中，深度學習網路的基本構建塊是人工神經元。

在機器學習中，所有神經元都有相同的初始狀態，就像白紙一樣，它們會隨著訓練擁有各自的特定功能。在訓練中，神經網路「看到」了大量數據，每個神經元都會成為識別數據中特定模式的專用結構。在最底層，神經元執行簡單的任務。例如在圖像識別應用中，底層神經元或許用於識別亮/暗，或是物體的邊緣。來自這些神經元的輸出會被傳遞到網路中下一層的神經元那裡，經受其他模式的識別和處理。僅有幾層的神經網路即可識別面部、貓狗、交通指示牌和校車等概念。

自旋電子學

自旋電子學 (Spintronics)，也稱磁電子學。它利用電子的自旋和磁矩，使固體器件中除電荷輸運外，還加入電子的自旋和磁矩。是一門新興的學科和技術。應用於自旋電子學的材料，需要具有較高的電子極化率，以及較長的電子自旋弛豫時間。許多新材料，例如磁性半導體、半金屬等，近年來被廣泛的研究，以求能有符合自旋電子元件應用所需要的性質。

電子自旋器件具有存儲密度高、響應速度快等優點。一經應用，計算設備的運行效率、速度和存儲容量都將得到極大提升，能量消耗也會隨之降低，可以延長設備電池的使用壽命。另外，電子自旋材料並不激發磁場，因此不會對其他器件產生干擾，處理的數據也很難被監視。

2016年12月20日， 日本東北大學研究人員首次成功演示了基於自旋電子學的人工智慧技術的基本運行。

人工智慧技術，可模擬大腦信息處理的功能，能夠快速執行圖像識別、天氣預報等錯綜複雜的任務，它吸引了越來越多的關注，而且部分已投入實用。

目前採用的人工智慧技術都是以半導體集成電路為基礎的傳統框架，然而這缺少了人腦的緻密性和低功耗特徵，為克服這一挑戰，由單個固態器件實現突觸作用具有廣闊發展前景。

日本東北大學由英朗大野教授、佐藤茂雄教授、堀尾義彥教授、深見俊介副教授、秋間九男副教授組成的研究團隊，利用最新開發的由微尺度磁性材料構成的自旋電子器件開發了一種人工神經網路。研究所採用的自旋電子器件與傳統電磁器件不同，它能夠以模擬方式實現記憶仲裁價值在0和1之間的變化，因此可以執行人腦中由突觸完成的學習功能。

利用開發的網路，研究人員測試了一次傳統電腦不易實現的聯想記憶操作。通過多次實驗，研究人員證實了自旋電子器件具有一種學習能力，利用此能力所開發的人工神經網路能夠像人類大腦一樣，成功利用輸入的嘈雜樣本建立聯想記憶模型。（文/劉燚）

今天是《半導體行業觀察》為您分享的第1401期內容，歡迎關注。

點擊展開全文

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！