前洛克希德馬丁高工談寬頻RF接收機架構

外差接收機作為接收機方案的標準選擇已有數十年歷史。近年來，模數轉換器 (ADC) 採樣速率的迅速提高、嵌入式數字處理的採納以及匹配通道的集成，為接收機架構提供了幾年前尚被認為是不切實際的其他選擇。

本文比較三種常用接收機架構的優勢和挑戰：外差接收機、直接採樣接收機和直接變頻接收機。還會討論關於雜散，系統雜訊和動態範圍的額外考慮。本文的意圖並非要褒揚某種方案而貶抑其他方案，相反，本文旨在說明這些方案的優點和缺點，並鼓勵設計人員按照工程準則選擇最適合特定應用的架構。

架構比較

表1比較了外差、直接採樣和直接變頻三種架構。同時顯示了每種架構的基本拓撲和一些利弊。

外差方法久經檢驗，性能出色。實施原理是混頻到中頻 (IF)。IF需選擇足夠高的頻率，使得實際濾波器在工作頻段中能夠提供良好的鏡像抑制和LO隔離。當有超高動態範圍ADC可用時，增加一個混頻級以降低頻率也很常見。此外，接收機增益分布在不同的頻率上，這使得高增益接收機發生振蕩的風險非常小。通過適當的頻率規劃，外差接收機可以實現非常好的雜散能量和雜訊性能。遺憾的是，這種架構是最複雜的。相對於可用帶寬，其需要的功耗和物理尺寸通常是最大的。此外，對於較大分數帶寬，其頻率規劃可能非常困難。在當前追求小尺寸、低重量、低功耗 (SWaP) 並希望獲得寬頻寬的背景下，這些挑戰難度很大，導致設計人員不得不考慮其他可能的架構選項。

直接採樣方法已被業界追求許久，其障礙在於很難讓轉換器工作於直接射頻採樣所需的速率並且實現大輸入帶寬以及實現大輸入帶寬。在這種架構中，全部接收機增益都位於工作頻段頻率，如果需要較大接收機增益，布局布線必須非常小心。如今，在L和S波段的較高奈奎斯特頻段，已有轉換器可用於直接採樣。業界在不斷取得進展，C波段採樣很快就會變得實用，後續將解決X波段採樣。

直接變頻架構對數據轉換器帶寬的使用效率最高。數據轉換器在第一奈奎斯特頻段工作，此時性能最優，低通濾波更為簡單。兩個數據轉換器配合工作，對I/Q信號進行採樣，從而提高用戶帶寬，同時又不會有交織難題。對於直接變頻架構，困擾多年的主要挑戰是維持I/Q平衡以實現合理水平的鏡像抑制、LO泄漏和直流失調。近年來，整個直接變頻信號鏈的先進集成加上數字校準已克服了這些挑戰，直接變頻架構在很多系統中已成為非常實用的方法。

頻率規劃視角

圖1顯示了三種架構的框圖和頻率規劃示例。圖1a為外差接收機示例，高端LO將工作頻段混頻到ADC的第二奈奎斯特區。信號進一步混疊到第一奈奎斯特區進行處理。圖1b為直接採樣接收機示例。工作頻段在第三奈奎斯特區進行採樣並混疊至第一奈奎斯特區，然後將NCO置於頻段中心，數字下變頻到基帶，再進行濾波和抽取，數據速率降低到與通道帶寬相稱的水平。圖1c為直接變頻接收機示例。雙通道ADC與正交解調器對接，通道1對I（同相）信號進行採樣，通道2對Q（正交）信號進行採樣。

圖1. 頻率規劃示例

許多現代ADC同時支持所有三種架構。例如，AD9680是一款具備可編程數字下變頻功能的雙通道1.25 GSPS ADC。此類雙通道ADC支持雙通道外差架構和直接採樣架構，一對轉換器合作則可支持直接變頻架構。

採用分立實施方案時，直接變頻架構的鏡像抑制挑戰可能相當難以克服。通過提高集成度並結合數字輔助處理，I/Q通道可以很好地匹配，從而大幅改善鏡像抑制。最近發布的AD9371的接收部分是一個直接變頻接收機，如圖2所示，注意它與圖1c的相似性。

圖2. AD9371的接收部分：單片直接變頻接收機

雜散雜訊

任何採用頻率轉換的設計都需要作出很大努力來使不需要的帶內折頻最小化。這是頻率規劃最微妙的地方，涉及到可用元件與實際濾波器設計的平衡。某些雜散摺疊問題在此略作說明，如需詳細解釋，請設計人員參閱參考文獻。

圖3顯示了ADC輸入頻率和前兩個諧波的摺疊與輸入頻率（相對於奈奎斯特頻段）的關係。當通道帶寬遠小於奈奎斯特帶寬時，接收機設計人員的目標是選擇適當的工作點以將摺疊的諧波置於通道帶寬之外。

圖3. ADC折頻

接收機下變頻混頻器會增加複雜性。任何混頻器都會在器件內引起諧波。這些諧波全都混在一起，產生其他頻率。圖4顯示了這種影響。

圖4. 下變頻混頻器雜散

圖3和圖4僅顯示了截止三階的雜散。實踐中還有其他更高階的雜散，設計人員需要處理由此而來的無雜散動態範圍問題。對於較窄的小數帶寬，細緻精當的頻率規劃可以克服混頻器雜散問題。隨著帶寬增加，混頻器雜散問題成為重大障礙。由於ADC採樣頻率提高，有時候使用直接採樣架構來降低雜散會更切合實際。

接收機雜訊

接收機設計的很多工作是花在最小化雜訊係數 (NF) 上面。雜訊係數衡量信噪比的降低程度。

器件或子系統雜訊係數的影響是使輸出雜訊功率高於熱雜訊水平，即被雜訊係數放大。

級聯雜訊係數計算如下：

ADC之前的接收機增益的選擇以及所需ADC SNR的確定，是接收機總雜訊係數與瞬時動態範圍平衡的結果。圖5為要考慮的參數的示意圖。為了便於說明，接收機雜訊折算到ADC前端抗混疊濾波器之前，即被濾波之後的雜訊。ADC雜訊顯示為平坦的白雜訊，目標信號顯示為–1 dBFS的連續波 (CW) 信號音。

圖5. 接收機 + ADC雜訊

首先需要常用單位，即dBm或dBFS。根據轉換器滿量程電平和轉換器雜訊密度，可將ADC雜訊從dBFS換算為dBm。此外，雜訊功率與帶寬成比例，故而需要一個常用帶寬單位。某些設計人員使用通道帶寬，這裡我們歸一化到1 Hz帶寬，雜訊功率為/Hz。

總雜訊計算如下：

這就引出了ADC靈敏度損失概念。ADC靈敏度損失用于衡量由ADC雜訊引起的接收機雜訊性能降低程度。為使此降幅最小，接收機雜訊需要遠高於ADC雜訊。限制來自動態範圍，較大接收機增益會限制能接收而不會使ADC飽和的最大信號。

因此，接收機設計人員總是要面對動態範圍與雜訊係數平衡的挑戰。

結語

本文簡述了外差、直接採樣和直接變頻三種接收機架構，重點討論了每種架構的優勢和挑戰。本文還介紹了接收機設計的最新趨勢和考慮。對更高帶寬的普遍渴望，結合GSPS數據轉換器的進步，將使許多不同的接收機設計在未來很長時間內百花齊放。

作者：Peter DelosADI公司航空航天和防務部的技術主管, 前洛克希德馬丁公司工程師。為多個雷達和電子戰計劃開發接收機/激勵器和頻率合成器。這段經驗包括架構定義、詳細設計、快速原型開發、製造、現場安裝和協調多個工程專業。他的工作引領了相控陣接收器/激勵器從集中式架構到陣列上數字波束合成系統的轉變。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！