高通研發的Nanoring能否引領下一代晶體管技術？

當今，先進的晶元所使用的晶體管，其核心的技術在於垂直型柵極硅，它最為突出的特點是當器件設備處於開啟狀態時，電流會通過此部位，已達到晶體管的正常運轉。然而，這種設計不會一成不變，最終會有新的設計取而代之。比如，IBM已經著手嘗試一項名為「Nanosheets」的新設計，並計劃在未來幾年內推出。而高通公司對此則持有不同的想法。

在高通與晶元製造工具開發商Applied Meterials和設計自動化巨頭Synopsys進行的詳細模擬中，高通工程師分析了下一代技術的五個備選設計方案。值得一提的是，他們正在尋找獨立晶體管和包含獨立晶體管在內的完整的邏輯門的性能表現有哪些不同之處。

然而，從分析結果表明，最終的優勝方案並非是5個候選方案中的任何一個，而是一款由高通工程師自行設計的新方案，名為 NanoRings。

他們在2017年12月刊的IEEE ElectronDevice Letters上報告了他們的研究成果。

高通公司首席工程師S.C.Song 解釋說：「設備工程師或工藝工程師僅僅對某些相當有限的特徵進行了優化。」舉例來說，在器件設備層面，重點在於晶體管的柵極如何能夠很好地控制通過其通道的電流。然而，當轉換為完整的邏輯門而不是單個晶體管時，其他方面的一些特性則變得尤為重要。值得一提的是，Song和他的研究小組發現，真正的問題在於設備的寄生電容，在轉換過程中由於存在非預期的電容器結構而導致丟失。

這就是為什麼高通的研究團隊選擇了自己的Nanoring設計方案，而不是IBM公司的 Nanosheets，高通將此項技術命名為Nanoslabs。從側面看，Nanoslabs看起來像是由兩到三塊矩形的硅板堆疊而成。每塊板被一個高介電薄膜和金屬柵電極包圍。柵極的電壓會在硅中產生電場，從而允許電流流過。

由於矽片、絕緣體、金屬、絕緣體、矽片之間的結構基本上是一對電容器，因此用柵電極完全包圍每一塊矽片可以很好地控制電流的流動，但同時也會引入寄生電容。

Nanorings通過改變硅的形狀和用金屬填充厚板之間的空間來解決這個問題。用氫氣烘烤裝置使長方形的厚板拉伸為細長的橢圓形。這樣一來厚板之間的空間就被壓縮了，只有高電介質薄膜完全包圍它們。金屬門不能完全繞過，所以電容相對較小，然而，門的電場強度仍然足以抑制和控制電流。

高通公司工藝技術團隊副總裁ChidiChidambaram說：「如果希望將製程工藝降到7納米以下的尖端節點，電容的縮放將是最具挑戰性的問題。從整個結構中不會貢獻電流的部分削減電容量才是最重要的。」

儘管高通公司的新技術在這個模擬方面取得了明顯的勝利，但是在未來的晶元中，對所要求的晶體管問題還遠遠沒有解決。Song和他的合作者計劃用Nanorings繼續構建和測試器件和電路。他們還計劃用Nanorings模擬更複雜的電路和系統，直到開發研製出一個完整的手機。

最終的測試結果在某些方面或許才是消費者最關心的：如果智能手機使用Nanorings技術之後，那麼它會準確地計算出智能手機在正常使用一天之後，還能剩餘多少電量嗎？

作者： Samuel K. Moore

來源：IEEE Spectrum

https://spectrum.ieee.org/nanoclast/semiconductors/devices/is-qualcomms-nanoring-the-transistor-of-the-near-future

>>>本文為原創，轉載請回復。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！