高通7nm產品藍圖有變？台積電搶單三星或將」泡湯
市場傳出高通雖然打算要將7nm的訂單轉向台積電， 但是目前7nm光罩仍未定案，代表7nm產品的藍圖可能出現了變數。
高通新一代驍龍845平台處理器將於今年登場，繼續採用三星10納米LPPFinFET製程；但市場早已普遍預期，高通下一代產品將進入7nm時代，並將轉回台積電生產。
不過近期市場傳出，高通7nm產品最重要的光罩部分遲未定案，腳步有放緩跡象。
7nm存不定數，8nm不是沒機會
而據ICD了解，去年高通在夏威夷發布了驍龍845處理器，該處理器採用三星第二代10nm製程工藝，性能更強勁的同時能效也更加優異。此外驍龍845還採用了DynamIQ技術，新技術能在未來 3 至 5 年內將 AI 的性能提升 50 倍。
驍龍845處理器已經堪稱強大，而且10nm LPP製程工藝也是毫不落後。此前因為考慮到三星在2018年無法用上7nm製程工藝，所以該處理器將由台積電代工。但是如果此次因為光罩未定的原因，那就意味著驍龍855處理器是否會用7nm製程工藝還存在不確定因素。
而且在2017年10月中旬的時候，三星電子宣布已完成8nm LPP工藝驗證工作，可以進行量產。如果驍龍855交由三星代工，那採用的肯定是8nm LPP工藝，雖然無法和台積電的7nm製造工藝媲美，但也是一個很前沿的工藝，因為7nm製程是物理極限。
而且，在2017年12月初，高通舉辦第二屆年度驍龍技術高峰會時曾表示，台積電和三星都是非常好的合作夥伴，但2018年會使用哪個製程，要考慮技術節點、效能、產能和成本等，目前言之過早。
當時，高通的這個說法為外界留下了不少的想像空間 。
同時台積電於2018年1月18日在發布會指出，今年移動平台高端機種出貨下降、中高端機種成長，整體移動設備晶圓出貨量將下滑，但因半導體價值提升，因此移動設備平台營收將與去年持平。但是移動手機市場並沒有想像那麼好，近日更是出現了金立這樣大的手機廠商董事長股票凍結的事。
業界認為，蘋果早就決定要將下一代A12處理器放在台積電生產，若高通7nm確定在台積電投片，台積電今年移動設備平台營收應不會只有持平，有可能高通7nm投片計劃確實出現變數。
對手機晶元廠來說，不僅高端機型賣不動，且手機品牌廠也多數自製部分手機晶元，因此今年競爭重點將在中低端市場，除了聯發科早已宣布將重點放在12nm的曦力P系列外，高通更將中端的600系列提早拉進10nm製程，等於決戰中端市場。
為什麼7nm製程是物理極限？
所謂的多少 nm其實指的是，CPU的上形成的互補氧化物金屬半導體場效應晶體管柵極的寬度，也被稱為柵長。
柵長越短，則可以在相同尺寸的矽片上集成更多的晶體管——Intel曾經宣稱將柵長從130nm減小到90nm時，晶體管所佔得面積將減小一半；在晶元晶體管集成度相當的情況下，使用更先進的製造工藝，晶元的面積和功耗就越小，成本也越低。
柵長可以分為光刻柵長和實際柵長，光刻柵長則是由光刻技術所決定的。由於在光刻中光存在衍射現象以及晶元製造中還要經歷離子注入、蝕刻、等離子沖洗、熱處理等步驟，因此會導致光刻柵長和實際柵長不一致的情況。另外，同樣的製程工藝下，實際柵長也會不一樣，比如雖然三星也推出了14nm製程工藝的晶元，但其晶元的實際柵長和Intel的14nm製程晶元的實際柵長依然有一定差距。
由於縮短晶體管柵極的長度可以使CPU集成更多的晶體管或者有效減少晶體管的面積和功耗，並削減CPU的矽片成本。使得CPU生產廠商不遺餘力地減小晶體管柵極寬度，以提高在單位面積上所集成的晶體管數量。
不過這種做法也會使電子移動的距離縮短，容易導致晶體管內部電子自發通過晶體管通道的硅底板進行的從負極流向正極的運動，也就是漏電。而且隨著晶元中晶體管數量增加，原本僅數個原子層厚的二氧化硅絕緣層會變得更薄進而導致泄漏更多電子，隨後泄漏的電流又增加了晶元額外的功耗。
為了解決漏電問題，Intel、IBM等公司可謂八仙過海，各顯神通。比如Intel在其製造工藝中融合了高介電薄膜和金屬門集成電路以解決漏電問題；IBM開發出SOI技術——在在源極和漏極埋下一層強電介質膜來解決漏電問題；此外，還有鰭式場效電晶體技術——藉由增加絕緣層的表面積來增加電容值，降低漏電流以達到防止發生電子躍遷的目的......
上述做法在柵長大於7nm的時候一定程度上能有效解決漏電問題。不過，在採用現有晶元材料的基礎上，晶體管柵長一旦低於7nm，晶體管中的電子就很容易產生隧穿效應，為晶元的製造帶來巨大的挑戰。針對這一問題，尋找新的材料來替代硅製作7nm以下的晶體管則是一個有效的解決之法。
TAG:全球大搜羅 |