日月光與Cadence攜手開發首套系統級封裝EDA解決方案

日月光半導體和全球電子設計創新領導廠商楷登電子（美國Cadence公司）2月1日宣布，雙方合作推出系統級封裝(SiP) EDA解決方案，以應對設計和驗證Fan-Out Chip-on-Substrate (FOCoS)技術多die封裝的挑戰。這套解決方案是由SiP-id?(系統級封裝智能設計)的設計套件以及新方法所組成的平台 ─ SiP-id?是一功能增強的參考設計流程，包含Cadence提供的IC封裝與驗證工具；而新的平台則是將晶圓級、封裝級、以及系統級的設計需求整合到一個統一、自動化的流程中。通過應用SiP-id?方法，與現有先進的封裝EDA工具相比，設計人員可以減少重複修改並大大提高生產力，並縮短設計及驗證高複雜度SiP封裝設計的時間。

現今的智能科技環境下，創新者不斷地設計能夠整合更多功能、提供更高與更快性能、以及更低功耗的裝置 ─ 並將所有的元器件都封裝在日益狹小的有限空間中。從智能手機和可穿戴設備的全球擴張，以及人工智慧、自駕車與物聯網(IoT)的快速進展來看，隨著科技已經成為人類日常生活中不可或缺的一部分，也使IC封裝在電子產業中扮演著前所未有的重要角色。這些進展為日月光帶來了龐大的商機，可將其SiP技術的運用範疇從封裝級擴大到模塊級、電路板級、以及系統級的整合。

過去IC封裝工程師使用標準的EDA設計工具，再結合無須嚴格定義的設計規則，便能為其封裝元器件進行布局設計。但是，這種方法在設計當今先進的多die封裝時將面臨諸多限制。為了提供更全面的方法來設計、驗證SiP和先進的扇出型封裝，日月光與Cadence密切合作，使用功能增強的Cadence? IC封裝和驗證工具，為日月光先進的IC封裝技術量身打造出包含設計套件、設計方法以及簡化與自動化的參考設計流程。在一個高引腳數die的典型應用案例中，與現有的手動操作工具相比，封裝工程師使用SiP-id?以及相應的參考設計流程、方法，可將時間從6小時縮短到僅需17分鐘。

日月光集團研發中心副總經理洪志斌表示：「身為系統級封裝技術的領導廠商，日月光致力於建構完整的SiP生態系統，包括EDA供應商在內的整個供應鏈上的合作夥伴，來強化我們的設計與製造服務。SiP-id?是日月光與Cadence成功合作的重要典範，通過雙方共享技術與經驗，能夠實現最佳的設計成果。 最終，我們的目標是為客戶提供一套高效的EDA工具，使用日月光先進的封裝和系統級技術來設計更複雜的晶元，並加快產品上市時間。」

Cadence公司資深副總裁兼定製化IC與PCB事業部總經理Tom Beckley表示：「越來越多的客戶在尋求多die先進封裝技術來解決下一代設計挑戰。先進封裝技術可延續摩爾定律，是我們系統設計實現策略（SDE）的重要環節，所以與日月光合作實現其SiP願景，是我們的最佳選擇。 我們預期，通過提供SiP設計優化的方法，此合作關係的成果將能為Cadence與日月光的共同客戶帶來顯著的效益。」

日月光即日起可提供SiP-id?設計套件。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！