據說電子工程師就易犯這20個錯，你有過嗎？

電子工程師指從事各類電子設備和信息系統研究、教學、產品設計、科技開發、生產和管理等工作的高級工程技術人才。一般分為硬體工程師和軟體工程師。

硬體工程師：主要負責電路分析、設計;並以電腦軟體為工具進行PCB設計，待工廠PCB製作完畢並且焊接好電子元件之後進行測試、調試;

軟體工程師：主要負責單片機、DSP、ARM、FPGA等嵌入式程序的編寫及調試。FPGA程序有時屬硬體工程師工作範疇。

錯誤一：

這些拉高/拉低的電阻用多大的阻值關係不大，就選個整數5K吧

點評：市場上不存在5K的阻值，最接近的是 4.99K(精度1%)，其次是5.1K(精度5%)，其成本分別比精度為20%的4.7K高4倍和2倍。20%精度的電阻阻值只有1、1.5、2.2、 3.3、4.7、6.8幾個類別(含10的整數倍);類似地，20%精度的電容也只有以上幾種值，如果選了其它的值就必須使用更高的精度，成本就翻了幾 倍，卻不能帶來任何好處。

錯誤二：

這部分電路只要要求軟體這樣設計就不會有問題

點評：硬體上很多電氣特性直接受軟體控制，但軟體是經常發生意外的，程序跑飛了之後無法預料會有什麼操作。設計者應確保不論軟體做什麼樣的操作硬體都不應在短時間內發生永久性損壞。

錯誤三：

這點邏輯用74XX的門電路搭也行，但太土，還是用CPLD吧，顯得高檔多了

點評：74XX的門電路只幾毛錢，而CPLD至少也得幾十塊。成本提高了N倍不說，還給生產、文檔等工作增添數倍的工作。

錯誤四：

這板子的PCB設計要求不高，就用細一點的線，自動布吧

點評：自動布線必然要佔用更大的PCB面積，同時產生比手動布線多好多倍的過孔，在批量很大的產品中，PCB廠家降價所考慮的因素除了商務因素外，就是線寬和過孔數量，它們分別影響到PCB的成品率和鑽頭的消耗數量，節約了供應商的成本，也就給降價找到了理由。

錯誤五：

我們這系統是220V供電，就不用在乎功耗問題了

點評：低功耗設計並不僅僅是為了省電，更多的好處在於降低了電源模塊及散熱系統的成本、由於電流的減小也減少了電磁輻射和熱雜訊的干擾。隨著設備溫度的降低，器件壽命則相應延長(半導體器件的工作溫度每提高10度，壽命則縮短一半)。

錯誤六：

這些匯流排信號都用電阻拉一下，感覺放心些

點評：信號需要上下拉的原因很多，但也不是個個都要拉。上下拉電阻拉一個單純的輸入信號，電流也就幾十微安以下，但拉一個被驅動了的信號，其電流將達毫安 級，現在的系統常常是地址數據各32位，可能還有244/245隔離後的匯流排及其它信號，都上拉的話，幾瓦的功耗就耗在這些電阻上了(不要用8毛錢一度電 的觀念來對待這幾瓦的功耗)。

錯誤七：

CPU和FPGA的這些不用的I/O口怎麼處理呢?先讓它空著吧，以後再說

點評：不用的I/O口如果懸空的話，受外界的一點點干擾就可能成為反覆振蕩的輸入信號了，而MOS器件的功耗基本取決於門電路的翻轉次數。如果把它上拉的話，每個引腳也會有微安級的電流，所以最好的辦法是設成輸出(當然外面不能接其它有驅動的信號)。

錯誤八：

這款FPGA還剩這麼多門用不完，可盡情發揮吧

點評：FGPA的功耗與被使用的觸發器數量及其翻轉次數成正比，所以同一型號的FPGA在不同電路不同時刻的功耗可能相差100倍。盡量減少高速翻轉的觸發器數量是降低FPGA功耗的根本方法。

錯誤九：

這些小晶元的功耗都很低，不用考慮

點評：對於內部不太複雜的晶元功耗是很難確定的，它主要由引腳上的電流確定，一個ABT16244，沒有負載的話耗電大概不到1毫安，但它的指標是每個腳可 驅動60毫安的負載(如匹配幾十歐姆的電阻)，即滿負荷的功耗最大可達60*16=960mA，當然只是電源電流這麼大，熱量都落到負載身上了。

錯誤十：

存儲器有這麼多控制信號，我這塊板子只需要用OE和WE信號就可以了，片選就接地吧，這樣讀操作時數據出來得快多了

點評：大部分存儲器的功耗在片選有效時(不論OE和WE如何)將比片選無效時大100倍以上，所以應儘可能使用CS來控制晶元，並且在滿足其它要求的情況下儘可能縮短片選脈衝的寬度。

錯誤十一：

這些信號怎麼都有過沖啊?只要匹配得好，就可消除了

點評：除了少數特定信號外(如100BASE-T、CML)，都是有過沖的，只要不是很大，並不一定都需要匹配，即使匹配也並非要匹配得最好。象TTL的輸 出阻抗不到50歐姆，有的甚至20歐姆，如果也用這麼大的匹配電阻的話，那電流就非常大了，功耗是無法接受的，另外信號幅度也將小得不能用，再說一般信號 在輸出高電平和輸出低電平時的輸出阻抗並不相同，也辦法做到完全匹配。所以，TTL、LVDS、422等信號的匹配只要做到過沖可以接受即可。

錯誤十二：

降低功耗都是硬體人員的事，與軟體沒關係

點評：硬體只是搭個舞台，唱戲的卻是軟體，匯流排上幾乎每一個晶元的訪問、每一個信號的翻轉差不多都由軟體控制的，如果軟體能減少外存的訪問次數(多使用寄存 器變數、多使用內部CACHE等)、及時響應中斷(中斷往往是低電平有效並帶有上拉電阻)及其它爭對具體單板的特定措施都將對降低功耗作出很大的貢獻。

錯誤十三：

這主頻100M的CPU只能處理70%，換200M主頻的就沒事了

點評：系統的處理能力牽涉到多種多樣的因素，在通信業務中其瓶頸一般都在存儲器上，CPU再快，外部訪問快不起來也是徒勞。

錯誤十四：

CPU用大一點的CACHE，就應該快了

點評：CACHE的增大，並不一定就導致系統性能的提高，在某些情況下關閉CACHE反而比使用CACHE還快。原因是搬到CACHE中的數據必須得到多次 重複使用才會提高系統效率。所以在通信系統中一般只打開指令CACHE，數據CACHE即使打開也只局限在部分存儲空間，如堆棧部分。同時也要求程序設計 要兼顧CACHE的容量及塊大小，這涉及到關鍵代碼循環體的長度及跳轉範圍，如果一個循環剛好比CACHE大那麼一點點，又在反覆循環的話，那就慘了。

錯誤十五：

一個CPU處理不過來，就用兩個分布處理，處理能力可提高一倍

點評：對於搬磚頭來說，兩個人應該比一個人的效率高一倍;對於作畫來說，多一個人只能幫倒忙。使用幾個CPU需對業務有較多的了解後才能確定，盡量減少兩個CPU間協調的代價，使1+1儘可能接近2，千萬別小於1。

錯誤十六：

這個CPU帶有DMA模塊，用它來搬數據肯定快

點評：真正的DMA是由硬體搶佔匯流排後同時啟動兩端設備，在一個周期內這邊讀，那邊些。但很多嵌入CPU內的DMA只是模擬而已，啟動每一次DMA之前要做 不少準備工作(設起始地址和長度等)，在傳輸時往往是先讀到晶元內暫存，然後再寫出去，即搬一次數據需兩個時鐘周期，比軟體來搬要快一些(不需要取指令， 沒有循環跳轉等額外工作)，但如果一次只搬幾個位元組，還要做一堆準備工作，一般還涉及函數調用，效率並不高。所以這種DMA只對大數據塊才適用。

錯誤十七：

為保證乾淨的電源，去偶電容是多多益善

點評：總的來說去偶電容越多電源當然會更平穩，但太多了也有不利因素：浪費成本、布線困難、上電衝擊電流太大等。去偶電容的設計關鍵是要選對容量並且放對地方，一般的晶元手冊都有爭對去偶電容的設計參考，最好按手冊去做。

錯誤十八：

用戶操作錯誤發生問題就不能怪我了

點評：要求用戶嚴格按手冊操作是沒錯的，但用戶是人，就有犯錯的時候，不能說碰錯一個鍵就死機，插錯一個插頭就燒板子。所以對用戶可能犯的各種錯誤必須加以保護。

錯誤十九：

這板子壞的原因是對端的板子出問題了，也不是我的責任

點評：對於各種對外的硬體介面應有足夠的兼容性，不能因為對方信號不正常，你就歇著了。它不正常只應影響到與其有關的那部分功能，而其它功能應能正常工作，不應徹底罷工，甚至永久損壞，而且一旦介面恢復，你也應立即恢復正常。

錯誤二十：

我們的系統要求這麼高，包括MEM、CPU、FPGA等所有的晶元都要選最快的。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！