嵌入式系統概述——硬體篇

引言：山舞銀蛇，原馳蠟象，欲與天公試比高。

一、何為嵌入式系統？

IEEE從應用的角度定義嵌入式系統是「控制、監視或協助設備、機器、工廠運行的裝置」。（devices used to control, monitor, or assist the operation ofequipment machinery or plants）

二、嵌入式系統硬體組成

1、最小系統

時鐘電路：本質上是同步時序電路，是系統正常工作的必備條件。很多處理器晶元內部都內置了時鐘發生器，因此常只需石英晶體和電容便可構成時鐘電路。然而很多設備，常常不採用內部時鐘信號發生器，而採用外部時鐘信號源。

很多處理器晶元都有一個很重要的時鐘圖，常稱其為時鐘樹，不得不說，時鐘樹在嵌入式系統開發的過程中起著很重要的角色。如圖為ST公司生產的STM32F4的時鐘樹

電源電路：有三種重要的電源電路，交流-直流模塊、直流-直流模塊、穩壓模塊。其中，交流-直流模塊起著220V AC到5V DC（3V DC），穩壓模塊包括普通穩壓模塊和低壓差穩壓模塊。

複位電路：嵌入式系統晶元都有一個複位引腳，在此引腳保持若干個時鐘周期的高（低）電平時，系統才能可靠複位。在對複位的可靠性要求不高時，通常不採用複位晶元而直接用開關接地或接高電平控制。

調試測試介面：ARM晶元內部集成了測試電路，聯合調試測試介面（JTAG）是一種國際標準測試協議，主要用於測試晶元及系統內部的模擬與調試。

附：JTAG——片上調試技術

JTAG採用邊界掃描測試技術並提供測試訪問口（Test Access Port），其被IEEE接納為IEEE 1149規範（指此邊界掃描測試技術和TAP介面）。

JTAG標準中規定TAP介面使用以下5根信號線：

1）TCK：時鐘信號線，為TAP

2）TMS：模式選擇控制信號線，與TCK配合用於設置TAP控制器的工作狀態

3）TDI：數據輸入信號線

4）TDO：數據輸出信號線

5）TRST：複位信號線

JTAG模擬器

常見的有J-LINK、U-LINK、ST-LINK，其中J-LINK對ARM晶元支持的種類最多、兼容性也最好，因此也被廣泛使用。目前最新版的J-LINK v9，受到廣泛應用。

其調試模式不僅支持JTAG，還支持SWD模式。

SWD模式是ARM cortex-M內核獨有的一種少引腳調試介面，採用串列線調試介面。在調試晶元時，最少連接線數為4根，SWDIO數據線、SWCLK時鐘線、GND、VCC。其中GND為共地端，VCC為電源輸出端。

存儲器：其層次結構如圖所示

嵌入式系統常採用SRAM作為1級Cache和2級Cache。

片內存儲器：

1）片內Flash ROM：用來作為程序存儲器

2）片內SRAM：作為數據存儲器

3）片內E2PROM：用來長期存放重要數據

4）片內FRAM（鐵電存儲器）：目前已經開始應用於微控制器。其具有ROM和RAM的全部特點，既可以當ROM使用，又可以當RAM使用。

片外存儲器：

1）片外程序存儲器：

以下兩種技術是當代主要的快閃記憶體技術：

NOR Flash ROM：Intel推出的以位元組為單位隨機存儲，應用程序可以直接在其中執行，不必再把程序代碼預先讀入到RAM中。其介面簡單，可直接連接到處理器的外圍匯流排上。但其讀寫和擦除速度較慢

NAND Flash ROM：東芝推出的以頁（行）為單位隨機存儲，在容量、使用壽命、成本上具有較大的優勢。通常將其作為數據存儲器，也可以作為程序存儲器使用。U盤是其典型的應用。

2）片外數據存儲器：

SDRAM、DDR/DDR2/DDR3/DDR4等。它們都是動態隨機存儲器，其信息存儲都是以MOS管的柵極電容作為存儲單元的，電容的充放電狀態作為記錄信息的0/1，而電容易漏電，這就需要定時刷新電容以保持原來的信息不變。

SDRAM即為同步DRAM，DDR是DDR SDRAM的簡稱，稱其為雙倍數據速率同步動態存儲器。其特點是在系統時鐘觸發沿的上升、下降都能進行數據傳輸，從而把數據傳輸速率提高了一倍。其數據預讀取能力為2位。

DDR2（DDR3）保持了DDR的雙邊沿觸發傳輸特性，提高了存儲器內部時鐘工作頻率，擴展了數據預讀取位數（DDR2為4位，DDR3為8位）。使傳輸速率提高了2倍（DDR3位4倍）。

DDR4的數據傳輸速率是DDR3的2倍，且擁有兩種規格。一種是以Single-ended Signaling為信號的，傳輸速率可達到1.6-3.2GB/s，另一種是基於差分信號技術的，其傳輸速率可達到6.4GB/s。

2、片上系統

眾多半導體公司在設計微處理器時，習慣將微處理器內核與AD/DA、中斷控制器、DMA控制器、LCD控制器、乙太網介面、定時計數組件、通信介面（CAN、IIC、IIS、SPI、USB）等集成在一塊晶元之上，使其具有一個計算機系統的特徵，稱其為片上系統（SoC, System-on-a Chip）。

前面介紹了ARM公司的AMBA匯流排介面標準，下面對微控制器內核與周圍組件連接而構成片上系統作陳述。

AHB系統匯流排，連接高帶寬快速組件，包括ARM內核、電源管理與時鐘控制器、調試測試介面、片上存儲器、中斷控制器、DMA控制器、LCD控制器、USB主機、高帶寬外部存儲器控制介面、乙太網介面等

APB外圍匯流排，主要連接低帶寬組件以及與外部相連的硬體組件，包括GPIO、UART、IIC、SPI、IIS、CAN、ADC、DAC、RTC、WDT、TIMER、PWM、USB設備等

AHB與APB通過橋接器連接。

其間每一個步驟都需要不斷的設計驗證改善，涉及的學問至上至深，有興趣的讀者可翻閱各大半導體公司的晶元手冊。

需要強調的是，很多生產廠家在設計SoC時，經常包含多個微處理器內核以使其具有強悍的性能。經常有ARM內核+ARM內核，ARM內核+DSP等，如STM32F4內集成了ARM-MCU與DSP，使其具有強悍的數字信號處理能力，故習慣稱其為DSC（digital signal controller）數字信號處理器。

DMA控制器：直接存儲器訪問控制器。使用它可直接將數據塊從外設傳輸到內存、從內存傳輸到外設或從內存傳輸到內存，而不需要CPU參與，從而降低了CPU的負荷。事實上，當DMA向CPU請求匯流排的控制權時，CPU將匯流排控制權交給DMA，待數據傳輸結束後，DMA再將匯流排控制權交還給CPU。

3、嵌入式硬體系統

由最小系統、前向通道、後向通道、人機交互通道、相互互聯通道等組成

最小系統：即前面介紹的六大組成部分

前向通道：即輸入介面，包括模擬量輸入介面和數字量輸入介面

後向通道：即輸出介面，包括模擬量輸出介面和數字量輸出介面

人機交互通道：包括鍵盤、觸摸屏、LED、LCD等

相互互聯通道：包括RS-232、RS-485、CAN、USB等諸多通信介面

歡迎關注

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！