深度神經網路變革 引發AI晶元新混戰

近年業界在深度神經網路(DNN)技術發展上進展迅速，正對半導體IC設計與製造形成深刻的變革，2018年全球首款商用化DNN專用晶元將開始出貨，或成為至今價格最高且最大的商用晶元，外界預期2018年將成為這類晶元相繼問世的一年，而過去幾年DNN技術開發的興起，也帶動創投資金重回半導體產業，可見近來基於新架構的新創企業數量大增、達15家以上，這在過去10~15年來在單一產業領域未曾見過的景象。

據EE Times報導，預計2018年可能見到如英特爾(Intel)收購的2.5D Nervana晶元已在送樣，還有10多個處理器正在開發中，其它如人工智慧(AI)新創企業Graphcore及其競爭對手Cerebras Systems均可望推出自有晶元產品，威騰(WD)與安謀(ARM)等幾家晶元業者也在開發自有核心，用以加速深度神經網路的推論部分。

市場研究機構The Linley Group負責人Linley Gwennap指出，NVIDIA在其最新繪圖晶元(GPU)「Volta」開發上表現非常出色，調整用於加速DNN訓練，不過Gwennap不認為這是最好的設計。

在訓練晶元方面，英國Graphcore及美國加州Cerebras被視為是值得關注的公司，因擁有最好的團隊且募得最多資金。由Google前晶元設計師創立的新創企業Groq計劃於2018年推出一款推論晶元，宣稱在每秒整體操作及推論效能表現上，比競爭對手高出4倍。

代號「Lake Crest」的英特爾Nervana晶元則為一大值得關注的客制化設計，與NVIDIA Volta相似的是，Lake Crest邏輯元件位在台積電CoWoS中介層中，與4個HBM2高帶寬存儲器堆疊相鄰，這些晶元也被設計成網狀，提供比Volta高出5~10倍的效能表現。

雖然這類AI晶元將問世，不過晶元架構師仍未決定應如何進行評估。加州大學柏克萊分校榮譽教授David Patterson指出，過去RISC供應商在SPEC基準測試上進行合作，如今DNN加速器需要自行定義的測試套件，涵蓋一系列資料類型的訓練、推論以及獨立且叢集的晶元。

因此由超過20家主要伺服器及軟體製造商組成的伺服器效能評測標準組織(TPC)，於2017年12月12日宣布已組成工作團隊，來定義機器學習的硬體及軟體基準，TPC-AI委員會主席Raghu Nambiar指出，目標是要創建不論是以中央處理器(CPU)或GPU做為加速器都適用的測試。

基準測試之外，工程師還需要追蹤仍在演化的神經網路演算法，以確保其設計能獲得採用。高通(Qualcomm)下一代核心研發主任Karam Chatha表示，由於硬體將對軟體形成影響，在軟體總是在變化下，有及早推出硬體的必要性，至今行動晶元供應商在其Snapdragon系統單晶元(SoC)的DSP及GPU核心上的軟體運行神經網路任務，不過部分觀察家預期，高通將為2019年版7納米Snapdragon SoC客制化一款全新機器學習晶元。

隨著演算法持續演進，研究人員也在擴大深度學習的應用面向，包括導入晶元設計及製造端，如英特爾彙整出超過40多項可能的用途領域，如華爾街採用的自動化交易程序及消費者在線消費助理等應用領域等。

另外，近期可見關於神經網路軟體技術的融合努力，如由Facebook與微軟(Microsoft)開啟的開放源計劃「開放神經網路交換」(QNNX)格式，有助將所創造的神經網路模型轉換成圖形(graphical)呈現方式，晶元製造商則能在最終圖形上鎖定期硬體，這對無法自行編寫軟體支持運算模式架構的新創企業如亞馬遜(Amazon)旗下MxNet、Google的TensorFlow、Facebook的Caffe2及微軟CNTK來說，自然是一好消息。

另由30多家主要晶元供應商組成的團體，也發布其「神經網路交換格式」(NNEF)，旨在提供晶元製造商可創建自有內部格式的替代解決方案，好比是NVIDIA的TensorRT及英特爾的Nervana Graph。

展望這類AI晶元發展前景，以半導體產業來看，Patterson指出，隨著英特爾、Graphcore及NVIDIA已開發出全標線(full-reticle)晶元，下一階段則是發展3D技術，過去在摩爾定律(Moore』s Law)發展火紅時，基於憂心可靠性及成本問題，導致較複雜的封裝技術無法獲得採用青睞，但如今摩爾定律終止在即，將可在封裝技術上看到許多試驗在進行。最終是可開創出新形態的晶體管，可在邏輯與存儲器層上進行On-Die堆疊。美國電子工程學界人士認為，負電容鐵電晶體管技術或可能成為上述晶元技術的基礎，與3D NAND相同的是均采On-Die堆疊技術。

另外，美國麻省理工學院(MIT)、柏克萊大學(UC Berkeley)與史丹佛大學(Stanford University)組成的學術團隊，也將於2月國際固態電路會議(ISSCC)上發表類似技術的先進晶元架構，是將ReRAM結構及碳納米管製成的邏輯元件堆疊於晶元中，此技術靈感來自於DNN、且被程序設計為近似模式，而非至今計算機採用過的確定性數字，這類晶元可從案例中進行學習，比傳統的系統所需操作要少得多，測試版晶元不久後將送交製造。

關注DIGITIMES，產業資訊一手掌握

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！