為啥我說SiP能超越摩爾定律？

所謂SiP就是System in Package。大家看到下圖是手機內部結構，有個很明顯的趨勢，裡面大部分的器件都是SiP。整體來看的話，SiP是一個非常主流的技術方向。從數字、模擬、MEMS到Sensor，各種器件都用到了SiP技術。

下面這張圖是Apple watch，也是一個典型的SiP應用。它是一個全系統的SiP(System in Package)。從Cross-section S1 SiP這張圖可以看到AP和AP之上的DDR，還有一系列的數字和模擬電路，以及光學/重力加速度等器件。

行業內的人都知道，在集成電路有個摩爾定律，它大概講的是在大概18個月的時間裡，同樣的面積上，晶體管數量增加一倍，但是價格只有之前的一半。摩爾定律支配了整個半導體行業幾十年，但是從目前的趨勢來看，摩爾定律已經走到了盡頭。應該說在28nm以後，摩爾定律就已經「死亡」了。因為從目前來看，雖然晶體管數目增加了一倍，但是價格並沒有減少到一半。所以大家看到一個明顯的趨勢，摩爾定律想繼續持續下去的兩個方向就是SoC(System-on-chip)和SiP(System-in-Package)。於是有人提出More Moore，也就是超越摩爾定律的概念。

超越摩爾定律的一個方式就是把各種不同的IP集成到一個晶元中去，即SoC。目前最新的技術已經進化到10nm，而短期內可以量產的工藝有望發展到7nm。其中比較特殊的一點就是胡正明博士(FinFET和FDSOI的發明人)則認為可以發展到1nm。但是其結果將導致材料體系的完全改變，需要用到硫化鉬來做到1nm。時間和成本的控制仍很困難，該技術也需要相當長的一段時間才會成熟。所以相對來說，能超越摩爾定律並把密度、成本不斷延續下去的便捷和熱門的方嚮應當是SiP，也就是系統級封裝。

系統及封裝是目前業內非常期許的方向，如台積電的董事長張忠謀認定SiP先進封裝是延續摩爾定律的一個重要方向，所以晶圓代工廠的龍頭企業台積電已經收購了封裝企業，並在2016年開始給蘋果做封裝，堅定的走向了研發SiP的方向。

前面講的是一個大的趨勢和框架，下面我們梳理一下SiP的一些基本概念和定義。

SiP是System-in-Package的縮寫，可以認為是一個全系統或子系統。如蘋果系統則是一個全系統，包括了AP、存儲類、sensor到電源等。而一些子系統，只實現部分功能的系統，也稱為SiP。所以通常情況下，SiP的定義是把Die和一些元器件，如電阻、電容、電感、濾波、天線、微機電系統甚至光學器件集成起來，稱之為SiP。這些器件可以通過SMT埋入集成在Substrate上等集成方式實現SiP封裝。

SiP和SoP的系統複雜度和成本之間的關係

SiP的系統複雜程度以及它的上市時間和成本之間是一個線性增加的關係，而SoC的上市時間和成本隨著系統的複雜程度會呈現一個指數級的上升。另外一方面每一版SoC都會花費極其高昂的時間和成本，一旦研發失敗，則將會承受巨大的損失。相反，SiP的NRE投入和上市周期則要低得多，一般來說一款SiP的上市時間僅需3個月。所以相同複雜程度的SoC的成本和風險要遠高於SiP。當然，對於出貨量極大的產品，如幾千萬到上億顆的出貨量，從長期來看SoC的成本更低，前提是在投片成功以後。

SiP的特點是周期短上市快。不過，如果產品市場可持續好幾年的話，從長期來看，SiP未必比SoC便宜。但是現在市場個性化、碎片化嚴重，並非一個晶元就能滿足所有需求，所以SiP得到了更多應用。另一方面，SiP有著SoC無法比擬的優勢，比如SiP能集成CMOS工藝，集成砷化鎵，集成光學器件，集成無源器件，能把化合物半導體和硅晶圓，甚至微機電系統集成在一起，這是SoC無法實現的。

典型的SiP產品示意圖

上圖為典型的SiP示意圖，其中系統內部的器件是通過SMT互連，中間晶元通過wire bond方式互連的，左邊晶元通過Flip Chip的方式進行互連。而SiP和PCB之間則通過Substrate連接。如今的SiP還有許多新的互連方式，比如TSV、Fanout、埋入基板或埋入晶元等方式。

接下來這張圖是一個Intel Core i5的微處理器，也是一個典型的SiP。我去Inter工廠參觀時看到Inter的AP已經全部採用SiP。有把CPU和GPU集成在一起的，也有把CPU、GPU和DDR集成在一起的，其中還包括許多無源器件。

Intel Core i5微處理器

那麼為什麼Inter所有的AP和CPU都做成SiP呢?是因為SiP如有下列優勢：

①SiP技術具有可以得到更小的尺寸;

②SiP技術具有更高的靈活性;

③SiP技術可更快的推向市場;

④SiP技術可將各種半導體工藝集成;

⑤SiP技術具有更低的NRE費用。如16nm的mask費用預計在500萬美金，而採用SiP技術則只需要40~50萬人民幣;

⑥SiP技術具有具有更好的技術參數;

⑦SiP技術具有具有更多的附加值;

⑧SiP技術可以更好的保護知識產權。SiP將多個晶元和器件塑封在一個封裝尺寸內，從物理結構方面將很難被破解。

接下來介紹SiP的分類和結構：

傳統的SiP(Traditional System in Packages)

TI TPS 84620 Power Module:MCM-QFN Package

上圖為一款傳統的SiP(Traditional System in Packages)----基於框架的傳統的MCM。而基於基板類的SiP封裝則可能包括且不限於ARM的CPU、串列的Flash和射頻線圈等組成。傳統的基板類SiP封裝除了並排放置晶元還有疊芯的方式，我們稱之為Stacked Die Package，這種封裝可通過wire bond的方式將晶元互連，從而大幅度減小互連引線的長度，提高了電性能，同時減小了封裝面積。

混合式SiP(Hybrid System in Packages)

混合式SiP業內通常定義為一種Wire bond加Flip Chip混合封裝的方式。典型的應用是將功能為AP的FC晶元和功能為LP DDR3或LP DDR4的WB晶元混合封裝，這樣將原本應當在PCB端解決的複雜互連，直接在封裝系統中完成，使得封裝的集成度更高， IO 數目增加，SI性能也更為優異。同時，該類封裝可將不同的搭配方式實現於同一款封裝設計中，實現產品的差異化。目前除蘋果公司最新的AP產品採用的是Fanout工藝外，其他AP產品仍採用Package on Package的方式出貨。

PoPb(Package on Package bottom)典型封裝工藝流程為Flip Chip→Underfill→基板top面植球→塑封→激光開孔→反面植球。該工藝完成了底層封裝的製造，上層封裝則會根據不同公司的工藝能力，以特殊工藝加工完成。

先進SiP封裝(Advanced System in Package)，也可稱為中道SiP(Middle-end SiP)

這類SiP的典型應用為Fingerprint Sensor、Embedded SiP和2.5D&3D的TSV封裝，具體封裝形式包括Wafer-level Molding、Panel-level Embedded Package、TSV Formation、Trench/Cavity Formation、Bumping、RDL Formation、TSV Plating、Wafer-level Bumping等。

MEMS SiP的一個典型應用為ST Microelectronics』 accelerometer，這款封裝是將一個sensor晶元和ASIC controller通過塑封的方式集成在MEMS SiP封裝中。

MEMS SiP的另一個典型應用為Fingerprint Sensor。華天的Fingerprint Sensor SiP產品利用兩邊Trench的專利工藝將Sensor晶元和其下的ASIC晶元及旁邊的器件等通過塑封或Open Molding的方式封裝，實現了指紋模組的集成。

值得一提的是，華天科技已經量產或實現小批量驗證階段的MEMS SiP產品應用涵蓋了硅麥(Microphone)、重力感測器(G-sensor)、磁感測器(Magnetic sensor)、加速度計(Accelerometer)、壓力感測器(Pressure Sensor)、陀螺儀(Gyroscopes)等。並且華天科技的TSV+Flip Chip SiP封裝採用under cover glass結構工藝，目前已成功應用在華為Mate 9Pro、Posche Design等產品上。

在2.5D &3D Packages方面，華天利用TSV方式將FPGA和Memory集成在一起，實現Altera的產品應用;並且美光和三星等公司也在高端伺服器上將DDR通過TSV整合在一起實現典型3D封裝。

埋入式SiP(Embedded SiP)

華天的Embedded Si Wafer Fanout Technology專利工藝，是將兩顆Die埋入硅晶圓的蝕刻槽內，再通過RDL方式的方式完成封裝。該工藝的優點包括：

①產品的低翹曲(Low warpage);

②高密度布線(High density routing);

③更好的可靠性(Better reliability);

④更簡單的工藝流程(Simple Process);

⑤更好的熱性能(Better thermal performance);

⑥成本更低(Low cost);

⑦更大的晶元尺寸(Large die SiP);

⑧更小的封裝尺寸(Small form factor)。

華天研發的另一款SiP產品，2.5D的interposer Package Test。則是通過TSV的方式將較小的pitch通過轉接板轉接到較大的pitch上，其中TSV孔直徑為20um，高度為120um，達到了1：6的比例。於此同時華天在研發3D Package產品的過程中，利用TSV和TSV集成的方式實現了極富挑戰性的3D TSV Processor。

典型SiP的應用領域

Smart Phone(TSV+FC)、CPU+Memory、RF Module、Wearable Devices、Power Module

SiP趨勢總結

1990年是傳統SiP的天下，2000年進入混合SiP的時代，直到2010年開始晶圓級工藝與傳統的FC和Wire bond工藝結合，實現了先進SiP封裝的高速發展。將wire bond、FC、wire bond+FC、WL Package、TSV、Trench、Embedded和Fanout等多種工藝結合是SiP的發展的趨勢。OSAT廠，也就是傳統意義的封裝廠已經不僅僅做後道工藝，而像台積電這樣的晶圓廠也不僅僅局限於前道工藝，兩者都在逐步進入中道工藝的領域。

封裝設計和多物理域協同設計模擬分析

要想把各種不同的工藝集成在一起，把各種無機材料和有機材料結合在一起，實現高可靠性，則必須做到熱、電、力、流體等多物理域協同設計模擬分析。工程師在每個項目的規劃階段，都需要很清楚的知道各種封裝材料的材料屬性和結構特性，需要充分考慮到設計和模擬，否則將無法實現成功的SiP封裝。因此多物理域協同設計模擬分析是SiP工藝不可或缺的方法和工具，同時需要積累封裝材料特性資料庫，以及實測反饋和大量經驗的積累。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！