為什麼CPU製程數字越小越好，快閃記憶體卻相反？

經歷了去年以來的內存與顯卡漲價，很多人才驚然發現，原來電子產品也會有逆時漲價，原來摩爾定律已經不能左右產品價格。以後電子產品會越來越貴嗎？我們該擔心什麼？

摩爾定律之所以能發揮作用，簡單來說是半導體製程不斷發展，使得晶元體積越來越小，這帶來許多好處：除了製造成本更低之外，晶元性能也得到提升。

半導體製程工藝當前處於10納米級。晶元中元器件的間距越小，晶體管開關頻率就可以更高（更高頻率），導通電壓可以更低（更低功耗），同一片晶圓可切割的晶元可以更多（成本更低）。不過現在繼續縮減線寬遇到了困難，英特爾已經在14nm上停滯了4年之久，遲遲無法跨入10nm工藝時代，更不要說原計劃的7nm甚至5nm。現在CPU性能的提升早已從頻率提升變更為核心數量的提升上來，不管AMD還是英特爾都在大打核心數量牌，自銳龍上市以來「核戰爭」趨勢更是愈發濃烈。

為了降低難度，英特爾甚至已經準備好了再次製造膠水CPU：CPU核心與顯示核心使用10nm工藝，IO與通信部分使用14nm工藝，其餘與性能關聯較低的部分甚至打算用更早的22nm工藝製造。

核心數量可以成倍提升CPU理論性能，但由於老一輩程序員精心優化程序效能的精神早已被快速開發、快速部署、快速迭代的模式所取代，對於優化程序在多核CPU上運行效率的問題都不是特別上心，所謂渣優化只是顧不上優化的結果：過去三五年開發一代操作系統，現在Windows 10每月一個小版本，每半年一個大版本，連Debug都顧不上，還要應付隔三差五曝光的CPU漏洞修補程序，性能不倒退都要燒高香了。

CPU發展遇到瓶頸的同時，近幾年快速發展的快閃記憶體存儲也遇到同樣的製程微縮困局。快閃記憶體的製程和CPU差不多，一樣發展到了14nm或15nm的級別，再度縮微的機會不大：量子效應導致更多的數據錯誤，推高糾錯成本。與CPU多核化發展不同，快閃記憶體的破局之道是3D立體堆疊。去年，東芝首先進入64層堆疊時代，將存儲單元從平面擴展發展為垂直堆疊，在製程小幅回退的同時贏得了容量的再度增長機會。

相比CPU多核心發展帶來的表面性能增長，快閃記憶體3D化帶來的好處是實實在在的，64層堆疊3D快閃記憶體相比2D平面快閃記憶體的存儲密度提升一倍以上，而今年年底東芝就將率先進入96層堆疊時代，單顆快閃記憶體晶元的容量將突破1TB。

不過，預計在256層堆疊之後3D快閃記憶體也將因散熱等問題遇到發展瓶頸，解決方式將延續SLC->MLC->TLC的快閃記憶體發展之路，目前東芝已經發展出QLC快閃記憶體技術，通過擴增每個存儲單元數據記錄能力，使快閃記憶體容量延續增長態勢。在東芝提出QLC之後，美光和三星也表示要跟進推出QLC，預計最早明年我們就可以在固態硬碟上看到QLC快閃記憶體的應用。

CPU核心增多帶來多線程優化難題，發展QLC快閃記憶體同樣會有耐久度疑慮。根據最新的業界預計，QLC快閃記憶體將直接以3D製程起步，初期耐久度為150到1000次擦寫循環，基本與2DTLC持平。

當然150到1000是一個很大的範圍，東芝已經決定以高於TLC的耐久度作為設計目標，預計東芝原廠QLC快閃記憶體將擁有1.5倍於2D MLC、3倍於2D TLC快閃記憶體的耐用度。選擇原廠固態硬碟不但壽命不會縮水，還會比過去更為耐用。

總的來說，CPU性能增長乏力依然會是未來的趨勢，而作為新興PC配件的固態硬碟則依然有很長的時期可以不斷提升容量，距離機械硬碟徹底淘汰的一天已經不遠了。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！