格芯CTO Gary Patton博士談半導體技術未來業務格局篇
我們最近參觀了格芯Fab 8——一家前沿工廠，並有幸採訪了掌控半導體行業領域未來的C級高管：Gary Patton博士。作為格芯首席技術官，Gary負責監管格芯的所有研發和製造部門，並推動格芯為客戶提供下一代工藝，包括AMD和IBM目前採用的14nm工藝、針對AMD第二代Ryzen CPU的12nm新工藝以及未來幾代的7nm工藝，其中的一些工藝將在臨界層採用EUV。除了上述工藝涉及的Fab 8以外，Gary還負責監管整個公司的工作，包括FD-SOI計劃（22FDX、12FDX）以及RF相關技術。
格芯和IBM
問題1：
您原來在IBM，後來IBM和格芯達成了合作協議（IBM工廠與格芯的交叉授權研究協議），人員和知識的轉移應該會對格芯的研究管理方式產生很大影響。雖然格芯在之前和IBM就有廣泛的合作，但目前更偏向於垂直整合。這會讓格芯的業務格局發生怎樣的變化？
GP：在過去兩年半時間裡，我時常要做行業分析師簡報，我很樂意做這些簡報，因為面對的基本上都是同一批人。我第一次做簡報的時候，已經在格芯工作了2個星期。當時，我談到了這種偉大的整合具有協同效應，的確可以強化格芯的代工產品。我還談到執行力提高了，我喜歡開玩笑說，以前跟我聊的所有分析師都彬彬有禮，鼓舞人心，但鑒於格芯多年來一直艱難前行，他們都半信半疑。但回來的時候就有趣了，我帶來了兩年前向他們展示過的圖表，對他們說「還記得我說的話嗎？」，這就是我們今天所處的位置。
我想幾乎每個人都承認，格芯正在採取行動。這不僅僅與收購有關。在我們來之前，桑傑·賈（原格芯CEO）就已經將重點放在了整個企業的執行力上。這種投資組合確實有效，具有高度的協同效應。在前沿方面，我們從三星公司獲得14nm的授權，然後又做出了多番改進。這種方法效果很好，非常適用於想要建立這樣的新工廠。我認為早期的問題在於試圖建廠來開發這種前沿技術，這個過程可謂困難重重，讓我望而卻步。
但實際上，我一直都相信Tom（湯姆·嘉菲爾德，現任格芯CEO）。我說我可以在這裡（Fab 8）開發7nm，因為我們的14nm生產基地產量如此之高，可以供我們繼續開發下一代節點，不是嗎？這樣很不錯，我們帶來了IBM團隊，跟14nm團隊成員整合起來，組建了一支世界一流的團隊。我在IBM管理了8年的研發團隊，其中兩年半是在格芯，我想說這是我在這個領域見過的最出色的團隊。如今，我們有能力研發自己的不同技術，掌控自己的命運，並與AMD、IBM和其他合作夥伴建立起良好的合作關係。兩年多來，我們在7nm的定義方面一直都與這些公司合作，大大幫助了我們確保將7nm工藝同時瞄準移動硬體和高性能計算領域。
說到整合，它給我們帶來了很多急需的額外人才，包括技術人才和設計實現人才，有助於增強我們的設計實現部門，因為我們正處於過渡階段。我們之前一直都是第二方供應商；如今，我們高度專註於贏得第一方供貨業務。我們與AMD、IBM開展7nm工藝第一方供貨業務，而對於我們的ASIC業務，還有我們的FD-SOI技術，目標都是利用差異化技術贏得第一方供貨業務。
我們推出了IBM RF業務，這項業務在相關領域數一數二，具有很強的互補作用。我們為目前提供的所有這類技術制定了一個路線圖，並提供這些技術的RF版本，因為有的客戶需要在邏輯晶元上集成RF。所以，我們在22nm階段提出了它，在14nm階段實現了它，而擁有RF的這種核心能力大大強化了我們整個企業的RF業務。
推出ASICS是錦上添花，顯著增強了我們的設計實現能力。這個市場出現了許多從事定製代工設計的新參與者。雖然定製代工設計在開始的時候存在一些挑戰，但是我們提供一個完整的設計系統供ASICS運行，通過它來設計自己的晶元要簡單得多。我想你們也許知道，我們是SERDES的頭號供應商，我們擁有優質的SERDES，在14nm工藝上實現了56Gbps速度，到了7nm工藝會快到令人難以置信。我不清楚我們是否發布了7nm工藝的SERDES，但是這對於5G市場的發展至關重要。
此外，我認為先進的封裝技術也非常重要。展望未來，摩爾定律將逐漸失效，人們希望將更多的功能集成在一起。我們在格芯制定了一個強有力的2.5D和3D封裝計劃。我之前在IBM也制定了一個大規模的計劃，現在我們將這兩個計劃整合在一起。我們在菲什基爾設立試點生產線，自行開發2.5D和3D封裝，然後發現目前市場需求量較大，尤其是在高性能計算領域中，人們想要採用硅插入器並在同一封裝中集成許多不同功能。
IC：嵌入式橋怎麼樣？
GP：我認為，我們需要解決延遲問題和帶寬問題，也就需要將大量功能都封裝到一個插入器中，特別是對於人工智慧中的機器學習系統。所以，我們花了一段時間推出2.5D技術，去年，我們的14nm ASIC多次獲得設計成功，成功的原因不僅在於ASIC，還在於我們的封裝採用了2.5D技術。我們自己進行一部分生產，但我們也與OSAT（外包半導體組裝和測試提供商）合作來提高產量。對於光子解決方案，我們從IBM那裡獲得了所有的光子IP，這是一項重大計劃。這與我們的封裝能力集成起來，致力於生產出光子模塊，從而提供完整的解決方案。
這也是IBM收購和協議帶來的一些優勢。我喜歡在IBM工作，這是一家偉大的公司，但是你也知道，IBM的重點已經發生了轉變。它還在做系統，這一點非常重要，但是又想自己投資生產晶元，又要顧及其他業務，這項交易就顯得意義非凡了。格芯將進行產能投資，而且你也知道這些工廠的投資成本水漲船高，而IBM的產量卻非常小，要真正獲得收益和其他優勢，就必須擁有一定規模。
問題2：
在晶元質量方面，IBM是否是要求最嚴格的客戶之一？
GP：這是一種協作，我們和IBM密切合作，而且我們也擁有大量經驗。我們討論的是超過700平方毫米的大型晶元，但是我們在這方面經驗豐富。對他們來說，第一次就成功是非常重要的，所以我們在測試場地和分析方面進行了大量的前期投入，試圖找出設計中的薄弱環節。至於我們的第一個晶元，缺陷密度帶來的不利影響不及系統問題。
問題3：
為了識別問題，主要是採用人工流程，還是自動化工具？
GP：我們當然使用自動化工具進行識別和分析。但到頭來，我們部署了很多測試結構，以試圖找出可能存在薄弱環節和必須調整OPC（光學鄰近效應修正）的地方來糾正問題。格芯投資過14nm工藝，目前正在投資7nm工藝，還承諾向IBM提供一些秘訣，以滿足伺服器應用的需求。作為交換，IBM一直致力於它們擅長的工作，也就是研究。我們與IBM達成了十年研究協議，這項協議從兩年前就已開始實施，註定是雙贏的：IBM不必投入所有的資本和產能就可以獲得需要的東西，我們會向他們提供晶圓。
問題4：
對於14nm工藝，IBM擁有自己的改進版本，叫做14HP。12nm或7nm工藝也會是這樣嗎？
GP：我們將向他們提供一個高性能版本的7nm，而作為交換，它們將繼續幫助我們完成越來越具挑戰性的研究工作。
三星，14nm、12nm和半代工藝
問題5：
關於三星交易：當時格芯說自己定製的14nm工藝不可行，還必須授權給他人，是不是資源被分割的原因？
GP：從技術上說，這發生在我們加入格芯之前，所以我不清楚決策的動機是什麼，但是我認為是一個明智之舉。他們試圖建立這家工廠（Fab 8），同時開發一項新技術，這是一項非常艱巨的任務。但是通過已經進行了大量調試的技術來建立工廠是明智的，這使我們能夠直接開展14nm的相關工作。當然，我們對這項技術進行了擴展，提升了性能，我們有很多客戶希望不必等到進入下一個節點就不斷獲得技術改進。客戶希望獲得性能優勢以及一些密度改進，就像12LP一樣，性能提升了大約10%，電路密度改進了15%。
問題6：
那麼，12LP最初是否被稱為14+？
GP：不是，我們根本沒有14+這種工藝。我們有過被稱為BKM的工藝，這種工藝與「性能凸點」改進有關。我想一些公司會稱其為plus版本，你可以稱其為plus版本。但12LP是一種完全獨立的東西，所以我們的一些客戶催促我們進行一些密度改進，於是我們對中端和後端進行了一些優化，但這卻不是純粹的光學收縮。我們希望在優化的同時盡量減少對已開發的設計IP的干擾，從而縮短產品上市的時間。
問題7：
所以說這不是一次純粹的光學收縮，那麼是否存在部分光學收縮？
GP：是的，中端和後端(BEOL)就是我們進行調整的地方。
問題8：
那麼，目前12LP是否已經實現量產？
GP：第一季度的產量正在提升，全年的產量都將提升。
問題9：
據我們所知，14LPP和12LP之間的不同只是從9T到7.5T設計上的差異，加上這種調整。是否還有其他的改變？
GP：除了軌道變化，我們還改變了中端和後端工藝的基本規則。我想我們注意到一點，那就是行業非常關注間距，但這就像是斷章取義。其實還有很多細微的次要規則。
例如，我們的7nm工藝是從14nm工藝收縮而成，收縮比例為0.37倍。所以，邏輯庫層面的收縮比例超過50%。剛開始的時候，我們更傾向0.50倍或0.55倍的比例，之後我們與合作夥伴共同對所有次要規則進行了大量研究。接線方式發揮了巨大作用。
至少有一個競爭對手花了大量時間討論間距之類的問題，但到頭來，很多問題是如何制定後端的所有規則以及如何設計布線。我們在不改變間距的情況下從0.50倍變化到0.37倍。這都歸功於對次要規則的優化。
對於類似於12LP的工藝，我們盡量讓客戶體驗到無縫的變化。他們將所有的錢都投到這個平台上，但是它們希望花最少的投資獲得改進和增強，因為從節點到節點的過渡需要花費更長的時間。
我們將故意跳過10nm。我通常將10nm稱為大家所知的「半代工藝」，還有些人非常關注聖誕季。他們必須在這期間推出一些產品，但其實對你來說可能不會有太大的改進。
問題10：
移動產業就喜歡這樣做，而且使用更小的晶元。您對這些半代工藝有什麼看法？
GP：是的，你看20nm最終成為了一種非常薄弱的節點。它可謂是平面晶體管發展的盡頭，結果大家基本上是在與靜電作鬥爭。這樣不僅沒有獲得太多的性能提升，也沒有太大的密度提升。10nm也出現了同樣的情況，我的意思是從擴展能力和性能方面來說10nm是一個非常薄弱的節點。我們希望重點關注那些能夠帶來很強價值主張的節點，所以我們努力攻克7nm，確保客戶從14nm過渡7nm後能夠獲得非常明顯的改進。所以，我們進行了比例縮放。簡單邏輯縮放了0.37倍，因為我們都知道，越先進的節點越複雜。
這就是10nm的問題所在，增加了很多掩膜後，獲得了某種程度上的擴展，但也增加了質量，所以總的來說，成本的改進並不太顯著。如果從14nm過渡到7nm，就可以獲得一個完整的節點，或實現更大程度的成本改進。利用這項技術，你得到的遠不止一個完整節點和成本的改進，還會獲得非常顯著的性能提升。
關於Gary Patton博士
Gary Patton博士是格芯首席技術官兼全球研發高級副總裁，主要負責格芯半導體技術研發的路線圖、運營和執行。在加入格芯之前，Patton博士在IBM半導體研發中心擔任副總裁。在IBM的8年任期中，Patton博士主要負責IBM半導體研發及技術開發聯盟。Patton博士在半導體領域有超過30年的經驗，是半導體技術研發領域公認的行業領導者。
Patton博士擁有加州大學洛杉磯分校電機工程學士學位，以及斯坦福大學電機工程碩士和博士學位。他還是美國電氣與電子工程師協會（IEEE）院士，憑藉其在尖端微電子技術發展及合作研究方面的行業影響力和領導力榮獲2017年IEEE Frederik Philips獎。2016年，因其幾十年來為推動半導體行業發展作出的卓越貢獻，Patton博士被納入VLSI研究名人堂（VLSI Research Hall of Fame）。他參與撰寫了70多篇技術論文，多次被業內主流論壇邀請，作為嘉賓發表論壇主題演講，同時還在IEEE 西澤獎（Nishizawa Medal）委員會及Grove Field Award委員會任職。
未來我們還將繼續發布Gary Patton博士關於半導體技術及行業熱門話題的獨家見解，未完待續，敬請期待。
TAG:GLOBALFOUNDRIES |