台積電推出晶圓堆疊生產方式 未來繪圖晶元設計將受惠

日前，在美國加州Santa Clara舉行的第24屆年度技術研討會上，台積電宣布推出晶圓堆疊（Wafer-on-Wafer，簡稱WoW）的技術。藉由這樣的技術，未來繪圖晶元業者包括英偉達（Nvidia）及超微（AMD）都將會受惠。另外，台積電還同時宣布與Cadence合作，藉由Cadence的EDA軟體與知識產權，以未來生產5納米或7納米製程的移動晶元。

台積電錶示，由於晶圓上的平面空間有限。因此，透過WoW技術可以透過硅通孔（TSV）互連，將多層邏輯運算單位以立體方式堆疊在一起，架構出高速、低延遲互連性能。

而這樣的生產方式早就運用在DRAM及3D NAND Flash等存儲器的生產技術上，但是用在邏輯運算單元的量產上，卻還是首次。

雖然，台積電提出WoW技術，但是製程的成熟度卻在量產的過程中扮演著重要的角色。在目前WoW技術的良率還很低的情況下，在台積電未來前進到更先進位程技術之前，預計將在其成熟的16納米或10納米製程技術上進行初步推廣。

不過，隨著先進位程技術的成熟和良率的提高，未來繪圖晶元製造商可以利用WoW技術，將兩個或以上功能齊全的繪圖晶元堆疊在一起，而不是使用兩個的繪圖晶元進行雙系統的運算。如此不但能節省成本，而且還有體技更小、效能更佳、而且更加節省耗能的優點。

另外，在會議上，台積電還宣布了一款採用極紫外線（EUV）光刻技術的新7納米+的製程，預計將在在2019年上半年量產，並且屆時也有望開始5納米製程的風險生產。

事實上，早在2018年1月份，台積電就開始投資超過新台幣7,000億元，在南科建設一座全新的5納米12英寸晶圓廠，預計將於2020年開始量產。

至於，2018年下半年開始，將可以期待透過7納米製程所生產移動晶元、處理器和繪圖晶元，藉由他們比上一代產品更優異的性能和功率特性，為現代產品帶來更突破性的發展與優勢。

來源：科技新報TechNews

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！