台積電推WoW工藝，用3D NAND的方式做GPU

日前，在美國加州 Santa Clara 舉行的第 24 屆年度技術研討會上，台積電宣布推出晶圓堆棧（ Wafer-on-Wafer，簡稱 WoW ）的技術。藉由這樣的技術，GPU業者包括英偉達（Nvidia）及AMD都將會受惠，他們不再需要通過增加晶元物理尺寸，或縮小製造工藝來達到提升產品性能的目的。

另外，台積電還同時宣布與Cadence合作，將通過Cadence的 EDA 軟體與IP，來生產 5 納米或 7 納米工藝的移動晶元。

台積電錶示，由於晶圓上的平面空間有限。因此，透過 WoW 技術可以透過硅通孔（TSV）互連，將多層邏輯運算單元以立體方式堆棧在一起，架構出高速、低延遲互連性能。而這樣的生產方式早就運用在 DRAM 及 3D NAND Flash 等內存的生產技術上，但是用在邏輯運算單元的量產上，卻還是首次。

雖然，台積電提出 WoW 技術，但是工藝的成熟度卻在量產的過程中扮演著重要的角色。WoW現在最大的問題就是晶圓產量，當它們被粘合在一起時，如果有一個晶圓壞了，那麼即使其他兩個晶圓都沒有問題，它們也算是不良品。這意味著該工藝需要在具有高成品率的生產節點上使用，例如台積電的16納米或10納米工藝，以降低成本，並進行初步推廣。

不過，台積電的目標是把WoW用在未來的7納米和5納米製造工藝。

隨著先進工藝技術的成熟和良率的提高，未來GPU製造商可以利用 WoW 技術，將兩個或以上功能齊全的GPU堆棧放到一張顯卡上，而不是使用兩張顯卡進行雙系統的運算。如此不但能節省成本，而且還有體積更小、效能更佳、而且更加節能的優點。

另外，在會議上，台積電還宣布了一款採用極紫外線 （EUV） 光刻技術的新 7 納米 + 的工藝，預計將在在 2019 年上半年量產，並且屆時也有望開始 5 納米工藝的風險生產。

事實上，早在 2018 年 1月 份，台積電就開始投資超過新台幣 7,000 億元，在南科建設一座全新的 5 納米 12 吋晶圓廠，預計將於 2020 年開始量產。至於，2018 年下半年開始，將可以期待透過 7 納米工藝所生產行動晶元、處理器和繪圖晶元，藉由他們比上一代產品更優異的性能和功率特性，為現代產品帶來更突破性的發展與優勢。

本文綜合自Technews、PIMAX報道

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！