當前位置:
首頁 > 科技 > 材料與工藝改進幫助3D快閃記憶體衝擊140層堆疊,128T固態硬碟即將誕生

材料與工藝改進幫助3D快閃記憶體衝擊140層堆疊,128T固態硬碟即將誕生

堅果R1的皇帝版8G+1T ROM配置賺足了眼球,藉助於當代64層堆疊3D快閃記憶體,單晶元封裝1T快閃記憶體顆粒得以問世,這才讓手機達到了移動硬碟級的容量。

不過很快手機快閃記憶體的容量還將刷新記錄,預計明年年初就將有1.5T快閃記憶體顆粒。推動容量上升的是3D快閃記憶體的堆疊層數。東芝預計96層3D快閃記憶體就可以提供768Gb的單晶粒容量,輔以疊Die技術即可實現單顆1.5T的快閃記憶體。

最近在日本舉行的國際存儲研討會上,來自應用材料公司的Sean Kang介紹了未來3年內3D快閃記憶體的技術演進路線。今年年底實現90層以上堆疊,到2020年實現大於120層堆疊,2021年可實現大於140層堆疊。

當然就如同平地建起的大廈一樣,沒有牢固的根基是無法穩定的拔地而起。隨著堆疊層數的增加,3D快閃記憶體堆疊高度增長將會給蝕刻技術帶來挑戰。為應對這一挑戰需要壓減3D快閃記憶體中字線和絕緣膜的厚度,抑制快閃記憶體單元堆疊高度的升高速度。

要壓減高度的目的,需要在材料和工藝上取得新的突破。而日本恰恰在基礎材料研發上擁有優勢,就我們所知的英特爾年度供應商獎名單中,提供材料技術支持的日本企業佔據半壁以上江山。

就目前的計劃來看,快閃記憶體製造企業需要克服工藝與材料瓶頸,將字線與絕緣的疊層高度從70nm一步步壓低到45-50nm,才能實現大於140層的堆疊高度。除此之外,英特爾/美光已經在他們的第二代64層堆疊3D快閃記憶體中應用了CuA(CMOS under Array)技術,這有可能成為未來3D快閃記憶體的標配,它是將外圍電路置於存儲單元陣列之下,進一步提升存儲密度。據美光透露,該技術在64層堆疊水平下可提供高達25%的空間節省率,這意味著更低的單位容量成本和更大的快閃記憶體容量。

喜歡這篇文章嗎?立刻分享出去讓更多人知道吧!

本站內容充實豐富,博大精深,小編精選每日熱門資訊,隨時更新,點擊「搶先收到最新資訊」瀏覽吧!


請您繼續閱讀更多來自 PCEVA 的精彩文章:

精打細算的老黃原來留了後手,買遊戲卡佔便宜的人要哭了
AMD絕地大反擊:我的漏洞修復後不像Intel那樣影響性能!

TAG:PCEVA |