IMEC造出全球最小SRAM晶元：面積微縮24％，適用於5nm工藝

在新一代半導體工藝上，除了三星提及5nm及之後3nm工藝之外，其他家都沒有具體的5nm、3nm工藝細節披露，IMEC上周則宣布了一項新的技術，製造了全球最小的SRAM晶元，面積縮小了24%，可適用於未來的5nm工藝。

地球上除了IBM、英特爾、台積電、三星具有強大的半導體工藝研發技術實力之外，比例微電子中心IMEC也是全球知名的半導體研發中心，國內的14nm FinFET工藝就是跟他們合作的。在新一代半導體工藝上，除了三星提及5nm及之後3nm工藝之外，其他家都沒有具體的5nm、3nm工藝細節披露，IMEC上周則宣布了一項新的技術，製造了全球最小的SRAM晶元，面積縮小了24%，可適用於未來的5nm工藝。

由於結構更簡單等原因，每一代新工藝中研發人員往往會使用SRAM晶元做試點，誰造出的SRAM晶元核心面積更小就意味著工藝越先進，此前的記錄是三星在今年2月份的國際會議上宣布的6T 256Mb SRAM晶元，面積只有0.026mm2，不過IMEC上周聯合Unisantis公司開發的新一代6T 256Mb SRAM晶元打破了這個記錄，核心面積只有0.0184到0.0205mm2，相比三星的SRAM微縮了24%。

面積能大幅縮小的原因就在於使用了新的晶體管結構，Unisantis與IMEC使用的是前者開發的垂直型環繞柵極（Surrounding Gate Transistor，簡稱SGT）結構，最小柵極距只有50nm。研究表明，與水平型GAA晶體管相比，垂直型SGT單元GAA晶體管面積能夠縮小20-30%，同時在工作電壓、漏電流及穩定性上表現更佳。

目前IMEC正在跟Unisantis公司一起定製新工藝的關鍵工藝流程及步驟，通過一種新穎的工藝協同優化DTCO技術，研發人員就能使用50nm間距製造出0.0205mm2的SRAM單元，該工藝能夠適用於未來的5nm工藝節點。

此外，該工藝還能使用EUV光刻工藝，減少工藝步驟，從而使得設計成本與傳統FinFET工藝相當。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！

本站內容充實豐富，博大精深，小編精選每日熱門資訊，隨時更新，點擊「搶先收到最新資訊」瀏覽吧！

請您繼續閱讀更多來自 超能網 的精彩文章: