名家芯思維——FPGA助力人工智慧
名家芯思維
2018年FPGA助力人工智慧研討會
第68期國際名家講堂
2018年7月24-26日
中國·南京
主辦單位
工業和信息化部人才交流中心（MIITEC）
承辦單位
江北新區IC智慧谷
協辦單位
南京江北新區人力資源服務產業園
南京集成電路產業服務中心
江蘇省半導體行業協會
中國電科集團
支持媒體
EETOP、半導體行業觀察、芯師爺、
中國半導體論壇、芯榜、IC咖啡、
半導體行業聯盟、半導體圈、芯世相、
晶元超人、芯通社、芯論
一、活動安排
1.名家芯思維
2018年FPGA助力人工智慧研討會
（免費參與）
活動時間：2018年7月24日（周二上午）
活動地點：南京江北新區產業技術研創園
（南京浦口區團結路99號孵鷹大廈A座3樓316）
臨江路地鐵1號口有免費接駁車送至研創園
2.第68期國際名家講堂
FPGA時序/功耗優化和軟硬體協同設計
（需註冊費，詳見下文）
活動時間：2018年7月24-26日（周二-周四2.5天）
活動地點：南京江北新區智芯科技樓7樓
（南京江北新區星火路15號）
南京地鐵3號線星火路地鐵站1號或4號出口100米
一、名家芯思維
2018年FPGA助力人工智慧研討會
（免費參與）
活動時間：2018年7月24日（周二上午）
活動主題：FPGA助力人工智慧
活動地點：南京江北新區產業技術研創園
（南京市浦口區團結路99號孵鷹大廈A座3樓316）
活動議程：
時間
嘉賓
主題
8:30
~
9:00
簽到
9:00
~
9:30
哈亞軍
(上海科技大學教授)
基於FPGA的智能車優化計算平台
9:30
~
10:00
來金梅
(復旦大學教授)
FPGA與人工智慧
10:00
~
10:30
Zhang Wei 張蔚
(香港科技大學教授)
A Collaborative Framework for FPGA-based CNN Design Generation and Optimization
基於FPGA的CNN設計和優化的協作框架
10:30
~
11:00
閆華
（無錫中微億芯有限公司副總經理
中科芯微電子學院兼職教授
FPGA晶元設計專家 ）
談談對國產fpga的思考
11:00
~
11:30
圓桌論壇
註：以上安排可根據實際情況進行調整。
報名方式
1. 郵件報名
郵件題目格式：報名+FPGA助力人工智慧研討會+單位名稱+人數；
郵件內容：含有姓名、單位、部門及職務、電話、郵箱。
2.微信報名
掃一掃下方二維碼，直接報名（推薦）
3.電話報名
二、第68期國際名家講堂
（FPGA時序/功耗優化和軟硬體協同設計）
講堂+實操
專家介紹
哈亞軍
Yajun Ha
上海科技大學教授
個人履歷：
1996年獲浙江大學學士學位。
1999年獲新加坡國立大學碩士學位。
2004年獲比利時魯汶大學博士學位。
目前是上海科技大學的全職教授。之前，他是擔任新加坡資訊與通信研究院科學家及比亞迪聯合實驗室主任。同時，他還是新加坡國立大學電子與計算機工程系的副教授。
曾在比利時歐洲微電子中心 (IMEC) 任研究員，在上海航天局航天測控通信研究所參加研究工作。
研究領域：
FPGA的架構、工具和應用、可重構計算、低功耗數字集成電路與系統設計、機器人與智能車以及和智能硬體相關的嵌入式系統研究及應用。
所在機構及協會任職：
2016-2017年，擔任IEEE電路和系統I（TCAS I）雜誌的副主編；
2013-2014年，擔任IEEE超大規模集成系統（TVLSI）雜誌的副主編；
2011-2013年，擔任IEEE電路和系統II（TCAS II）雜誌的副主編；
2009年以來，擔任低功耗電子（JOLPE）雜誌的副主編。
擔任亞太電子設計自動化會議（ASP-DAC）2014年組委會主席；可編程技術國際會議FPT 2010和FPT 2013技術委員會主席；IEEE電路和系統協會新加坡分會主席(2011年和2012年)；ASP-DAC指導委員會成員；以及IEEE CAS VLSI和應用技術委員會成員。
他是嵌入式系統和FPGA領域的許多知名會議的技術委員會成員，如DAC、DATE、ASP-DAC、FPGA、FPL和FPT。他是上海「千人計劃」學者。他也是IEEE的高級成員。
所獲榮譽：
在TCAS I & II 、TVLSI、TC、JSSC以及DAC和ISSCC等國際知名期刊和會議上發表了近百篇學術論文。
講堂大綱
1.FPGAs: Overview of architectures and tools
FPGAs: 架構和工具的概述
本部分將從回顧數字系統設計基礎開始，為本課程的其他主題奠定基礎。在同步設計中，設計準則、時間和功耗約束將被強調，因為它們是所有FPGA設計應該遵循的初始要求。接下來，我們將概述一般的FPGA架構和工具，並用供應商提供的FPGA架構和工具的實例來說明。
具體的主題包括:
Digital system design basics 數字系統設計的基礎
Overview of FPGA architectures FPGA架構的概述
Overview of FPGA design tools FPGA設計工具的概述
這堂課也將介紹課程的整體內容，並解釋將會遵循的邏輯與方法。重要的是，課程的主要學習目標將會被闡釋，以及為完成這些目標所需要做的事。
2.Timing Concepts 時間概念
滿足時間要求通常是FPGA實現最重要的挑戰，特別是當所需的時鐘頻率很高時。我們討論了數字電路和系統中使用的各種計時概念，並說明了時間限制，它們來自哪裡，以及它們如何幫助改進FPGA實現的計時性能。我們將在相應的實操中加強對概念的理解。
本節的具體主題包括:
Synchronous vs. asynchronous circuits 同步vs. 非同步電路
Synchronous timing concepts 同步時序概念
Global timing constraints 全局時序限制
Specific timing constraints 具體時序約束
Timing simulation 時序模擬
Timing report 時序報告
The corresponding lab will be: 相應的實驗練習為：
Lab 1: Understanding Timing Simulation and Report
實驗一: 了解時序模擬和報告
3.FPGA Timing Closure Techniques FPGA時序閉合技術
根據前一部分討論的概念，本部分將推薦高級FPGA體系結構中所選的組件，這些組件可能有助於改進時間安排。例如，各種定時驗證的IP硬核、高質量的時鐘管理器等等。此外，為了支持FPGAs進出數據傳輸需求的不斷增長，FPGAs中加入了高速I/O模塊，如多千兆收發機和乙太網IP核。討論了高速度FPGA電路的高密度編碼技術。最後總結了一種快速高速時序閉合的推薦設計流程。
具體的主題包括:
Timing proven IP hard cores 時序已被驗證的IP硬核
Using high quality clocking 使用高質量的時鐘
Using high speed I/O modules 使用高速I / O模塊
HDL coding techniques for high speed circuits HDL編碼技術
High speed timing closure design flow 高速時序閉合設計流程
The corresponding lab will be: 相應的實操為:
Lab 2: Timing Optimization for Closure
實驗二: 時序閉合優化
4.Power Concepts 功耗概念
在移動應用中，由於FPGA實現的功耗限制了每次電池充電後的工作時間，因此滿足功耗通常是FPGA實現的關鍵挑戰。我們將討論數字電路和系統中使用的各種電源概念，並展示什麼是電源組件，它們來自哪裡，以及如何評估FPGA實現的功耗。我們將在相應的實驗中加強對概念的理解。
具體的主題包括:
FPGA power consumption components ·FPGA功耗來源
Low power FPGA architectures ·低功耗FPGA架構
Low power FPGA design tools & algorithms 低功耗FPGA設計工具和演算法
FPGA power estimation FPGA功率估計
The corresponding lab will be: 相應的實操為:
Lab 3: FPGA Power Evaluation
實驗三：FPGA功耗評估
5.FPGA Power Optimization Techniques FPGA功耗優化技術
基於前一部分討論的概念，本部分將討論實現低功耗FPGA實現的一些功耗優化技術，以及使用FPGA設計工具實現低功耗的正確設計方法。
具體的主題包括:
FPGA power optimization techniques FPGA功耗優化技術
Low power design guidelines 低功耗設計指導方針
The corresponding lab will be: 相應的實操為:
Lab 4: FPGA Power Optimization
實驗四: FPGA功耗優化
6.Processor and Accelerator Based Computing Architecture
基於處理器和加速器的計算體系結構
在FPGA計算系統中，我們通常將計算非密集型代碼分配給處理器(PS)，而計算密集型代碼分配給基於FPGA邏輯(PL)的加速器。本部分主要介紹處理器+加速器(PS+PL)體系結構的主要概念。主題包括I/O介面、定址、中斷、直接內存訪問等。
7.Software/Hardware Co-Design Flow 軟體/硬體協同設計流程
本部分介紹了如何使用SDSoC框架進行軟硬體協同設計。我們首先討論如何構建SDSoC聯合設計平台，該平台由PS+PL硬體體系結構及其Linux OS系統軟體組成。然後介紹了如何在PS上編譯演算法。第三，我們討論了如何使用剖析來分析演算法，知道演算法的哪一部分應該分配給PS，哪一部分應該分配給PL。最後，我們使用SDSoC來幫助我們快速實現所決定的軟硬體劃分，並對其性能進行評估。
The corresponding lab will be: 相應的實操為:
Lab 5: Software/Hardware Co-Design with SDSoC
實驗五: 軟體/硬體與SDSoC協同設計
8.Software/Hardware System Optimization 軟體/硬體系統的優化
討論了軟硬體協同設計系統的優化問題。利用前一部分得到的共同設計的系統，我們可能想進一步提高系統性能。我們將討論如何使用高級合成工具來優化這方面的PL硬體性能。
The corresponding labs will be: 相應的實操為:
Lab 6: Co-Design Optimization
實驗六: 協同設計優化
Lab 7: Building SDSoC Co-Design Platform
實驗七: 搭建SDSoC協同設計平台
註冊費用
（1）註冊費用：4800元/期
在線報名請選擇「普通學員註冊」通道
（2）芯動力合作單位學員：3800元/期
在線報名請選擇「合作單位學員註冊」通道
（3）學生福利：
全國高校學生（本碩博）參加國際名家講堂，享受標準註冊費半價福利；
南京本地學校學生專享註冊費：1000元/人。
在線報名請選擇「學生註冊」通道
（4）老學員福利：
凡已付費參加任意一期2018年國際名家講堂，均可本人以半價註冊費參加後續6個月內任意一期2018年國際名家講堂。
在線報名請選擇「老學員註冊」通道
（5）高校福利：
全國高校教師（付費註冊）可免費攜帶1名學生
教師在線報名請選擇「普通學員註冊」通道，攜帶的學生請選擇「特邀註冊」通道
註：
含授課費、資料費、活動期間午餐。不含學員交通、住宿等費用（學員自理）。
國信芯世紀南京信息科技有限公司為本期國際名家講堂開具發票，發票內容為培訓費。
請於2018年7月20日前將註冊費匯至以下賬戶，並在匯款備註中註明款項信息（第68期+單位+參會人姓名）。
付款信息：
戶 名：國信芯世紀南京信息科技有限公司
開戶行：中國工商銀行股份有限公司南京浦珠路支行
或請攜帶銀行卡至活動現場，現場支持 POS 機付款。
報名方式
1.郵件報名（推薦）
TAG:芯師爺 |