長江存儲3D NAND架構Xtacking揭秘：I/O速度看齊DDR4

談到NAND快閃記憶體，或者說以它為代表的SSD產品，多數人對速度的理解集中在像是SATA 3/PCIe 3.0等外部介面上，但其實快閃記憶體晶元也有內部介面，LGA/BGA都有引腳，所以就有引腳帶寬，即I/O介面速度的概念，一定程度上可理解為內頻。

今晨結束的Flash Memory Summit（快閃記憶體技術峰會）的首日Keynote上，長江存儲（Yangtze Memory Technology，YMTC）壓軸出場，介紹了新的3D NAND架構Xtacking。

長江存儲稱，數據產生的能力和貯存能力的增長是嚴重不對等的，2020年左右將產生47ZB（澤位元組，470萬億億比特），2025會是162ZB。雖然多數數據可能是垃圾，但存儲公司沒有選擇性，其唯一目標就是儘可能多地保存下來。

長江存儲將NAND快閃記憶體的三大挑戰劃歸為I/O介面速度、容量密度和上市時機，此次的Xtacking首要是提高I/O介面速度，且順帶保證了3D NAND多層堆疊可達到更高容量以及減少上市周期。

當前，NAND快閃記憶體主要沿用兩種I/O介面標準，分別是Intel/索尼/SK海力士/群聯/西數/美光主推的ONFi，去年12月發布的最新ONFi 4.1規範中，I/O介面速度最大1200MT/s（1.2Gbps）。

第二種標準是三星/東芝主推的Toggle?DDR，I/O速度最高1.4Gbps。不過，大多數NAND供應商僅能供應1.0 Gbps或更低的I/O速度。

此次，Xtacking將I/O介面的速度提升到了3Gbps，實現與DRAM DDR4的I/O速度相當。

那麼長江存儲是如何實現的呢？

據長江存儲CEO楊士寧博士介紹，Xtacking，可在一片晶圓上獨立加工負責數據I/O及記憶單元操作的外圍電路。存儲單元同樣也將在另一片晶圓上被獨立加工。當兩片晶圓各自完工後，Xtacking技術只需一個處理步驟就可通過數百萬根金屬VIA(Vertical Interconnect Accesses，垂直互聯通道)將二者鍵合接通電路，而且只增加了有限的成本。

官方稱，傳統3D NAND架構中，外圍電路約佔晶元面積的20~30%，降低了晶元的存儲密度。隨著3D NAND技術堆疊到128層甚至更高，外圍電路可能會佔到晶元整體面積的50%以上。Xtacking技術將外圍電路置於存儲單元之上，從而實現比傳統3D NAND更高的存儲密度（長江的64層密度僅比競品96層低10~20%）。

在NAND獲取到更高的I/O介面速度及更多的操作功能的同時，產品開發時間可縮短三個月，生產周期可縮短20%，從而大幅縮短3D NAND產品的上市時間。

應用

長江存儲稱，已成功將Xtacking技術應用於其第二代3D NAND產品的開發。該產品預計於2019年進入量產，現場給出的最高工藝節點是14nm。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！