台積電：7nm EUV晶元首次流片成功 5nm明年試產｜半導體行業觀察

來源：內容由 微信公眾號 半導體行業觀察 （ID：icbank） 綜合自「快科技」，謝謝。

全球一號代工廠台積電宣布了有關極紫外光刻(EUV)技術的兩項重磅突破，一是首次使用7nm EUV工藝完成了客戶晶元的流片工作，二是5nm工藝將在2019年4月開始試產。今年4月開始，台積電第一代7nm工藝(CLN7FF/N7)投入量產，蘋果A12、華為麒麟980、高通「驍龍855」、AMD下代銳龍/霄龍等處理器都正在或將會使用它製造，但仍在使用傳統的深紫外光刻(DUV)技術。

而接下來的第二代7nm工藝(CLNFF+/N7+)，台積電將首次應用EUV，不過僅限四個非關鍵層，以降低風險、加速投產，也藉此熟練掌握ASML的新式光刻機Twinscan NXE。

7nm EVU相比於7nm DUV的具體改進公布得還不多，台積電只說能將晶體管密度提升20％，同等頻率下功耗可降低6-12％。

如今在7nm EUV工藝上成功完成流片，證明了新工藝新技術的可靠和成熟，為後續量產打下了堅實基礎。

台積電沒有透露這次流片成功的晶元來自哪家客戶，但是想想各家和台積電的合作關係，其實不難猜測。

7nm之後，台積電下一站將是5nm(CLN5FF/N5)，將在多達14個層上應用EUV，首次全面普及，號稱可比初代7nm工藝晶體管密度提升80％從而將晶元面積縮小45％，還可以同功耗頻率提升15％，同頻功耗降低20％。

2019年4月，台積電的5nm EUV工藝將開始風險性試產，量產則有望在2020年第二季度開始，正好滿足後年底各家旗艦新平台。

台積電5nm工藝的EDA設計工具將在今年11月提供，因此部分客戶應該已經開始基於新工藝開發晶元了。

隨著半導體工藝的急劇複雜化，不僅開發量產新工藝的成本大幅增加，開發相應晶元也越來越費錢，目前估計平均得花費1.5億美元，5nm時代可能要2-2.5億美元。

PS：Intel剛發布的秋季桌面平台仍然都是14nm，而拖延已久的10nm要到明年才能量產，7nm則是遙遙無期，5nm就更別提了。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！