DAPRA啟動DBRE項目研發虛擬訓練環境中的高性能計算技術

為解決當前的虛擬環境開發計算的限制，DARPA啟動了「數字射頻戰場模擬器」（DBRE）項目，旨在創建一種新的高性能計算（HPC），即「實時高性能計算」（RT-HPC），它將有效地平衡計算吞吐量和能夠產生高保真射頻環境的模擬。DRBE將創建世界上第一個大規模虛擬射頻試驗靶場，演示RT-HPC的使用。該項目的目標是為當前使用的複雜感測器系統提供所需的規模、保真度和複雜性，為國防部提供一個有價值的開發和測試環境。

項目背景

由於未來軍事系統的成本和複雜性不斷上升，且軍事靶場的數量有限，未來軍事系統的試驗、鑒定和訓練將越來越多地在虛擬環境中進行。虛擬模擬器已經用於現代戰機飛行員的增強現實世界訓練，它們有希望滿足試驗和訓練人工智慧技術的嚴格要求。然而，目前的模擬環境依賴於無法產生計算吞吐量和速度的傳統計算來精確地複製現實世界的交互，對物理試驗靶場的規模進行建模，或滿足更複雜系統的技術要求。

DARPA微系統技術辦公室（MTO）的項目經理保羅·蒂爾格曼表示，模擬環境可以極大地幫助軍隊，利用雷達和通信系統等複雜感測器系統的高保真模型來試驗和訓練先進的射頻（RF）技術。然而，現有的計算技術無法準確地模擬複製現實世界射頻環境所需的規模、波形交互或帶寬需求。

主要目標

該項目的研究目標是開發在封閉環境中可複製眾多射頻系統交互的實時高性能計算機，且此類應用並不是這類新型計算機的唯一應用。RT-HPC技術可能對虛擬環境外的許多軍事和商業能力產生影響，包括時間敏感性的大數據開發和科學研究和發現等。

研究內容

為建立RT-HPC和DRBE射頻測試靶場，該項目將主要研究兩個領域。其中一個領域將探索設計和開發新的計算體系結構和特定領域的硬體加速器，以滿足RT-HPC的實時計算需求。現有的HPC依賴於通用計算設備，它們或優先考慮高計算吞吐量而犧牲延遲（即圖形處理單元（GPU）），或具有非常低的延遲，但相應的計算吞吐量較低（即現場可編程門陣列（FPGA））。DRBE項目試圖通過創造一種結合了GPU和FPGA最佳特性的新型高性能計算硬體來克服兩者的局限性。

第二個部分將側重於開發工具、規範和介面以及其他系統需求，以支持RT-HPC系統的集成和虛擬射頻測試靶場的創建。這些組建將有助於設計和控制可在此靶場內運行的各種測試場景，使DRBE的RT-HPC能夠與外部系統介面進行測試，並為支持多個試驗所需的資源分配提供便利。

DRBE項目屬於DARPA「電子復興計劃」（ERI）第二階段的一部分。DARPA正在ERI項目之間建立新的連接，並在國防應用中演示由此產生的技術。DRBE通過為防禦系統帶來領域特定處理體系結構來幫助DARPA完成這一目標。

來源：DARPA網站/圖片來自互聯網

軍事科學院軍事科學信息研究中心 張珂

如需轉載請註明出處：「國防科技要聞」（ID：CDSTIC）

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！