關於非易失堆疊存儲器，IEDM 2018有哪些探討？IEDM 2019有何期待

來源：本文由公眾號半導體行業觀察（ID：icbank）摘譯自「thememoryguy」，作者 Jim Handy，Ron Neale，謝謝。

去年年底，權威行業會議IEDM再一次為電子器件行業提供了全面且突出的內容，並為那些對堆疊或3D非易失性存儲器陣列的未來感興趣的人，在各種薄膜存儲器選擇器或矩陣隔離器件（MID）方面給出了許多重要的論文和演示。

更重要的是，因為隨著向存儲級內存（SCM）和持久性存儲器（PM）應用方向發展的堆疊存儲器陣列持續獲得動力，對於非易失性存儲器陣列來說，薄膜選擇器很可能是確定許多不同類型的性能和可靠性的關鍵器件。在這樣的應用中，一個重要的、但被知之甚少的變數是選擇器形成電壓及其導致操作器件閾值電壓的結構變化，在我看來，我們在這方面還需要了解更多的細節才行。

隨著存儲器陣列進入3D時代，它也遠離了相對容易接近的硅表面上的器件「舒適區」。二極體或晶體管不再可用作選擇器選項，因此，閾值開關器件成為了選擇器的明智選擇，當然，其它非線性器件也是一種選擇，並且在某些情況下，選擇器甚至可能是存儲器件本身的非線性傳導特性。另一個重點是：許多薄膜存儲器件ReRAM和CbRAM需要雙向電流或電壓進行寫入和擦除。

雖然基於硫族化物的PCM存儲器件可以並且通常僅用單向電流操作，但是最近的研究表明：如果使用閾值開關IV特性的第一和第三象限切換它們，也可以改善耐久性。

在IEDM上，Leti / CEA在IEDM會議前一天晚上與存儲器workshop展開了令人印象深刻的存儲技術探討，並在IEDM期間發表了一篇題為「Optimized Reading Window for Crossbar Arrays Thanks to Ge-Se-Sb-N based OTS Selectors 」的會議論文，（A.Verdy等，CEA Leti MINATEC，論文集，IEDM 2018）。在她的workshop演講中，Leti的高級計算技術營銷戰略總監Marie-Clare Cyrille博士也是Leti關於選擇器的會議論文的共同作者，他介紹了許多與非易失性存儲相關的主題，評估了不同的內存選擇器選項的相對優點，並試圖為這些新技術和產品帶來一些訂單。

她的一張幻燈片給出了下面表格中所示的不同成分選擇器的三個重要屬性的性能對比情況。她強調了Leti / CEA / MINATEC團隊在設計和優化GeSbSeN（GSSN）組合選擇器方面所取得的成功，聲稱他們已經在選擇器性能方面取得了最佳效果，特別是在預切換漏電流方面，這對大容量存儲器陣列至關重要，具體如下表中突出顯示的列。

該表介紹了選擇器退火時間和溫度的重要製造變數。這些是在沉積之後，選擇器薄膜必須承受的，用以獲得所需的時間和溫度。那些遵循硫族化物存儲器的人會知道，即使在室溫下退火也會增加斷態電阻和閾值電壓，這通常被稱為漂移，會導致某些操作協議出現問題。

基於本文所述的GeSbSe（GSS）和GeSbSeN（GSSN）選擇器的摻雜和工程條件下對鍵合結構的一些精彩、詳細的分析，Leti不僅可以改善結構完整性，該組織還能將原子結構與關鍵電氣特性聯繫起來。他們對拉曼光譜和Ge-N吸收帶的檢查表明，在沉積薄膜之後，氮摻雜原子隨機地穿過薄膜。在400℃下退火30分鐘使結構均勻化，形成Ge-Nx鍵。

他們詳細的結構分析表明，單極Sb-Sb和Se-Se鍵是不可取的，而Ge-Se和Sb-Se鍵是最有益的。這些有益鍵的形成需要正確水平的Sb和氮摻雜。

通過改變成分，可以解決高且不可接受的形成電壓問題，Leti稱之為「火」電壓。如果以非晶態製造，則基於硫族化物的存儲器件也具有形成電壓。然而，成形電壓不會被視為一個問題，甚至在因為需要在這些器件中形成而「指責」ReRAM時更是如此。其原因在於硫族化合物存儲器件通常以結晶或導電狀態製造，並且在器件操作中僅涉及較低的工作閾值電壓。然而，選擇器必須在高阻態下製造，並且希望它們可以永遠保持在該狀態。

必須優化五個參數以使選擇器適用於大型SCM陣列：

1. 形成閾值電壓;
2. 工作閾值電壓;
3. 形成漏電流;
4. 工作漏電流
5. 保持電流

為了簡化和說明形成電壓和工作電壓之間的差異，這裡轉載一下Leti演示的更詳細的圖形的基本元素，如下圖所示。

如圖所示，GSS和GeSe合金具有許多特性，使它們成為選擇器的良好選擇，但問題在於它們具有不可接受的高成形和操作閾值電壓以及結構不穩定性。

通過正確選擇氮摻雜和Sb含量的組合，可以實現形成電壓和工作電壓的最小且可接受的值。使用20％的Sb並且N摻雜水平保持合適水平（專有且保密的）時，閾值電壓降低至2.25V，並且形成電壓降至3.75V，差值為1.5V。

有趣的是，推測形成過程可能涉及分子水平。如果形成電壓和工作電壓之間的比率作為厚度的函數是恆定的，則表明膜的整個主體已經以某種方式被修改。然而，如果它與薄膜厚度無關，那麼就開闢了許多可能性，例如：

1. 一些金屬 - 非晶半導體界面結已被破壞；
2. 一些材料在薄膜的某處結晶；
3. 形成高電阻納米絲狀區域，導電絲在切換後膨脹。

Leti論文探討了閱讀操作的兩個規則。第一個涉及存儲器單元中的兩個器件的閾值電壓的相對值，即存儲器和選擇器。一個選擇器的閾值電壓高於存儲器的閾值電壓，另一個是相反的情況。根據第二規則，為了避免PCM干擾的可能性，在讀取操作期間，存儲器件在處於其高電阻狀態時不得切換狀態。

簡單來說，從電路的角度來看，存儲器單元中的兩個器件可以被認為是一個器件作為另一個器件的電阻性負載，且負載線可以用於分析電路。我們可以使用上面顯示的顏色約定來實現：藍色代表PCM內存元素，紅色代表交叉點陣列中的選擇器。

下圖中，概述了兩個示例，說明PCM處於複位狀態的負載線（藍色曲線）如何用於定義存儲器讀取窗口的上限和下限電壓限制，用綠色箭頭表示。對於每個電壓，電路的穩定點用黃點標記。讀取電壓將定位為這兩個極限之間的中點，並由電壓軸上的紅色箭頭標記。

任何通過增加超過上限的電壓來增加讀取窗口寬度的嘗試都會導致選擇器的電流超過其閾值切換電流（黃點移動到紅色曲線的虛線部分），並且選擇器將切換。應避免切換選擇器，因為它會增加PCM讀取干擾的可能性和錯誤的讀取電流。讀取窗口的寬度旨在處理與溫度和其他陣列設計變數相關的所有變數。

在下圖中，概述了當PCM處於未成形的「As-Fabricated」狀態時發生的問題：這裡，紫色曲線示出了選擇器在其未形成狀態下具有較高「火」或形成閾值電壓的閾值前切換特性，而紅色曲線示出了形成的選擇器的行為，如上圖所示。該圖還包括與處於複位狀態的PCM相同的藍色PCM負載線（藍色曲線），如上圖所示；在該圖示中，藍線已經移動到施加讀取電壓Vr的位置。要完成兩種存儲狀態的圖像，同一圖形現在包括PCM在其設置或低電阻狀態下的黑色曲線。請注意，這裡使用了與Leti論文中示例相同的電壓：選擇器的閾值電壓為1.5V，讀取電壓為3V，形成電壓和工作電壓之差為1.5V。

當讀取PCM的兩個不同數據狀態時，兩個綠色標記點將是正常操作的兩個讀取電流或電壓電平，設置存儲器單元的較低串聯電阻將導致選擇器已切換，致使電流升高，如上面的綠色標記所示。

從該圖中可以清楚地看出，表示選擇器未成形狀態的紫色曲線是讀脈衝施加的不允許檢測PCM的置位狀態。兩個PCM存儲狀態（兩個黑色標記點）的穩定點的電流幾乎無法區分。而增加讀取窗口寬度則會帶來不希望看到的選擇器切換，以及相關的讀取干擾問題。

雖然有可能在寫入時處理這種情況，但這會排除任何寫入時間和耐久性讀寫前讀寫協議，因為對於低電阻狀態的存儲器來說，任何未經形成的選擇器總是會給出HRS（高阻態）結果。

看似顯而易見的解決方案是減小選擇器的厚度以降低形成和操作閾值電壓，但是這樣做會增加漏電流，這是我們不希望看到的。

Leti提供的與形成相關的讀取問題的唯一解決方案是最小化形成電壓。在選擇器的另一端，在同一個IEDM會議期間，IBM研究部的An Chen在他的論文中探討了使用非線性選擇器的大型交叉矩陣陣列建模：具有非線性選擇器的交叉開關陣列的高效和可擴展模型（A highly Efficient and Scalable Model for Crossbar Arrays with Non-linear Selectors，An Chen，IBM Research Division，San Jose，Proceedings，IEDM 2018）。我和他通過電子郵件，一起探討了他沒有處理或提及任何選擇器形成問題的原因：

「我的論文討論了非線性選擇器的一般建模方法（包括閾值切換類型）。雖然並非所有易失性開關選擇器都需要成形，但在一些報告的、基於OTS的選擇器中觀察到成形是非常好的。我的論文中提出的計算沒有具體涉及成形，但該模型也可以處理成形步驟。為了給crossbar 陣列建模，在形成步驟中描述了具有與以下循環不同的電參數的選擇器。crossbar陣列電路會受到成形的影響，因為在第一個和後一個周期中涉及不同的器件參數。根據存在差異數量，成形可能是一個艱難的挑戰，但在操作範圍內可以容忍小的差異。」

西部數據公司和亞琛（Aachen）大學在IEDM上有一個演講，主題為：Forming free Mott-Oxide threshold selector nanodevice showing S type NDR with high endurance (10^12 cycles), excellent Vth stability (<5% ), fast (<10ns) switching and promising scaling properties（T Hennen等人，Aachen University＆Western Digital，Proceedings，IEDM 2018），其提供了一種無成形（V（1-x）Cr x）2 O 3薄膜選擇器器件，其IV特徵具有穩定的閾值後開關負電阻區域。這些是具有上鉑電極的大面積（250×250nm）器件。該演示文稿提出了10ns的切換時間，10 10個開關周期的耐久性和出色的閾值電壓穩定性。

現在已經可以確定的是：熱效應在閾值和導通狀態下分別以350°K和500°K的溫度進行閾值切換。模擬表明，通過縮放可以降低漏電流。

關於成形，亞琛大學-西部數據團隊確實提供了一些很有意義的幫助，這與在某些操作條件下VCrO器件用作具有兩個不同閾值電壓作為存儲器狀態的一次性可編程非易失性存儲器的能力有關。研究人員提出，細絲高阻傳導路徑可以實現下閾值狀態，它可以作為閾值後開關導通狀態徑向擴展的起始點。

結語

也許（我希望）我在這裡做的評論可以促進一些研究生，甚至Leti / CEA / MINATEC或IBM研究選擇器形成電壓和器件厚度之間的關係，並揭示結構上發生的變化，以確定它是否是一個體效應，表面效應，甚至形成起始或絲狀結構變化。對如何形成選擇器缺乏清晰的理解可能會限制這些器件的可靠性和耐用性。這可能將是IEDM 2019期待的事情。

如果可以理解在形成選擇器期間實際發生了什麼，以及使其反轉的方法，則可以將閾值開關用作存儲器。然後，兩個不同的閾值電壓將是存儲器狀態，並且可能消除對高電流複位脈衝，甚至選擇器的需要。

最後看一下英特爾，其3XPoint和Optane產品必須解決與其摻雜砷的GST閾值開關相關的成型問題，因為我的帶有Optane存儲器的家用計算機在使用新存儲部件時都沒有任何問題。使用板載控制器，可以實現隱形滾動預測寫入方案，該方案可以處理任何選擇器形成問題。關於Optane，必須考慮計算單元耐用性差，以及與選擇器形成有關的一些折衷的可能性。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！