東芝公布BICS-5晶元：最高128層堆棧NAND

東芝半導體在2月舊金山舉行的國際固態電路會議上，已經展示過128層3D堆棧的NAND Flash晶元。日前，西部數據和東芝公布了128層快閃記憶體的具體規格，單顆容量512Gbit的3D NAND(TLC技術)快閃記憶體。新產品最快在2020年末投產，並在2021年實現量產。

如果沿續此前的命名習慣，這款產品將會被命名為BiCS-5(BiCS-3為64層、BiCS-4為96層)，比上一代BiCS-4快閃記憶體顆粒多出的32層，將同大小的晶元容量提升1/3，從而降低晶元的製造成本。

富國銀行(Wells Fargo)資深分析師Aaron Rakers通過搭建的生產模型的方式，來計算東芝BICS-5的尺寸面積和性能數據。

Aaron Rakers假設晶元尺寸為66平方毫米、密度為7.8Gb/平方毫米，西數-東芝只需要85%的面積，就可以完成容量需求，西數-東芝同時也實現了單NAND晶元的最高密度。

東芝BICS-5採用的CuA設計，其邏輯電路位於晶元底部，數據層堆疊在上方。與96層BiCS-4相比，BiCS-5可以讓模組總體縮小23%。

與傳統的雙平面相比，西數和東芝將充分利用四平面帶來的優勢，允許獨立或並行訪問，將顆粒性能提升兩倍，使晶元吞吐量可達132MB/s，是上代66MB/s的兩倍。

西數沒有使用傳統的16KB標準頁面訪問128層晶元數據，而是使用不受限制的4K頁面。所以BiCS-5快閃記憶體顆粒能夠在1.2Gb/s的IO帶寬下運行，讀取延遲低至45微秒。

使用BICS-5技術的3D NAND(TLC顆粒)可以實現512Gbit的容量，採用4bit的QLC晶元，還可進一步將單芯容量提升至682Gb。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！