加速中國和日本市場5G部署，賽靈思公布全新Zynq Ultrascale+射頻晶元平台

雷鋒網消息，隨著通信行業逐漸向5G標準靠攏，移動設備製造商十分鐘情於技術試驗和概念驗證測試。現在，這些技術的商業可行性正在進行嚴格評估，然而原型設計所使用的很多技術都無法很好地轉化為商業部署。

為加速解決5G部署問題，不久前，Xilinx公布了其下一代Zynq Ultrascale+ RFSoC單晶元自適應無線電平台，使用台積電16nm工藝，將RF信號鏈、ADC、DAC、MAC、DSP、無線電IP、基帶、調製、濾波以及DDR4內存子系統集成到了SoC中，通過用集成直接RF採樣技術取代分立數據轉換器，可削減50~75%的功耗和封裝尺寸。

據Xilinx公布的消息，RFSoC的優點之一是用於無線網路的Massive-MIMO（大規模天線技術）無線電。據介紹，採用RFSoCs的64x64 m-MIMO將功耗降低了一半，使安裝量減少了75%，並讓系統中的組件數量減少了89%。

Xilinx 的RFSoC家族至今已發展至三代，最早的第一代產品覆蓋4GHz頻帶，支持DOCSIS 3.1規範，使一些基於5G實現的定位功能成為可能。

此次公布的是第二代和第三代產品，其中第二代晶元是第一代的微調增強版本，集成四核Cortex A53和帶有可編程模塊的雙核Cortex A5 CPU，覆蓋5GHz頻帶，使中國和日本市場能夠快速啟動部署。

第三代產品仍使用類似的底層硬體，但對ADC和DAC進行了升級，在不同的時鐘域上能夠支持6GHz，同時還提高了可編程模塊的運行頻率，以匹配6GHz帶來的額外DSP需求和14bit處理精度，且在外部時鐘生成器模式下，整個設計所需的時鐘生成器數量也從4個減少至1個。

Xilinx表示，在傳統設計方式中所面臨的一個問題是，RF採樣離散DSP和數字前端之間的介面是為JESD204標準，在16x16天線解決方案中，這個標準介面在320Gb/s帶寬下功耗約為8W，這在分析800MHz高頻頻譜時是一個很大的功率消耗。

而第三代RFSoC產品通過將數字與模擬組件集成在一起，該介面可以更低的功耗實現更高的傳輸帶寬。這將降低TDD模式的功耗，並提供完整的多波段/多標準支持，其集成的模擬/數字解決方案也有助於擴展mmWave的中頻實現。

Xilinx聲明，允許一級供應商將他們的定製可編程IP與RF一起使用，而二級供應商可以使用他們自己的或固定的IP解決方案。通過該設計，Xilinx可以將RF市場添加到其產品組合中。

第二代和第三代RFSoC都將與第一代硬體兼容，第二代RFSoC的工程樣品現已可供選擇的客戶使用，預計2019年6月全面生產，而第三代RFSoC將於2019年下半年進行採樣，並於2020年第三季度投產，該部分將覆蓋一個晶元中所有未授權的亞6GHz頻段。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！