當前位置:
首頁 > 科技 > EDA/IP技術論壇七大看點

EDA/IP技術論壇七大看點

EDA/IP技術論壇七大看點

打開今日頭條,查看更多圖片

作為晶元設計領域的第一環,EDA工具/IP的設計往往需要多年的磨練與驗證,他們對真實的產業趨勢和設計需求非常敏感,工具和IP的變化與發展,直接影響著晶元產業的發展速度。

Aspencore旗下的EDA/IP技術論壇於3月28日在上海長榮桂冠酒店成功舉辦,吸引了上百名IC設計工程師出席,該論壇已經持續舉辦14年,長期跟蹤最先進的EDA/IP技術,聚焦 IC 設計工程師最關心的設計需求。

本文聚焦論壇的精彩片花分享給讀者。

看點一:AI半導體測試:是人工智慧?還是統計學?

人工智慧從消費領域熱到了工業領域,第一場演講來自北京博達微科技有限公司工程副總裁耿春琦,他分享了《AI在半導體測試和模型提取中的實際應用》的報告。

「其實以前我們都叫演算法,主要是IV/CV/高低溫測試,通過演算法在有限環境下,對各種情況預判不同的電學反應。對半導體領域來說,AI和統計學的本質上是一樣的,通過數學的方法,通過有效數據在更多場景下進行合理預測。」耿春琦指出:「半導體『AI』應用一直存在,區別是你叫它AI還是演算法。」

EDA/IP技術論壇七大看點

圖:大數據 vs 小數據。

「不同於消費領域常見的大數據,半導體領域沒有那麼多的數據,但AI也有實際運用,原因是半導體領域,有個很有用的武器,是Physics,他不是隨機的,能提供shortcut進行預測和實際運用。」耿春琦指出,有了強力的Physics做支持,即使數據低,但是質量高。

EDA/IP技術論壇七大看點

在實際運用中,博達微公司在相當於在Si technology和Design之間架起一座橋樑。「我們公司成立於2012年,創始人來自Cadence,演算法主要來自於清華微電子,有半導體經驗,也有演算法經驗,演算法應用轉移至半導體測試領域變成了核心競爭力。」耿春琦指出。

最近公司一個成功的案例是利用自己的測試硬體,器件建模用AI後效率提升10倍左右:

EDA/IP技術論壇七大看點

用到的設備為:2台12寸自動機台,4/20個Channel,以及一個LCR。

看點二:選對IP,做好晶元!——集成電路IP共享平台助力IP選型

「IP行業產業高度集中,Top5佔到行業的77%,想要做大很難,但是這一環境對IC設計產業鏈很重要。」 中國科學院微電子研究所信息中心主任,集成電路IP共享平台負責人辛衛華指出,IP核普遍應用的趨勢正在加強,例如蘋果A11處理器內就含有40多個IP核。

EDA/IP技術論壇七大看點

面對碎片化越發嚴重的應用市場時,使用第三方IP核已是多數企業和團隊普遍採用的方法:

EDA/IP技術論壇七大看點

何時我們會購買第三方IP?針對這個問題,辛衛華指出:當IP供應商可以提供獲得超越競爭對手的戰略優勢時,將導致半導體IP市場整合和收購。

他認為,大多數的IP應用是基於一個或多個原因:節省開發成本,通過購買IP通常比從頭開發更便宜;為產品戰略做出貢獻,為晶元或系統提供競爭優勢;降低風險、複雜性和上市時間。

但同時,IP集成面臨很多挑戰,也是個極度專業化的過程,需要專業化的人員熟悉IP配置,能夠和晶元的結構相適配;需要確認時鐘域、複位、非同步的始終問題;IP驗證,用戶需要按照供應商的驗證流程,再次驗證;問題往往出現在介面的地方,來自不同團隊的不同工程師集成來自不同公司的IP核。

這提出了IP管理的必要性:

EDA/IP技術論壇七大看點

辛衛華的總結和思考:

EDA/IP技術論壇七大看點

看點三:放眼系統級的設計與分析

5G技術,物聯網,大數據和雲平台的廣泛應用,大量的硬體設備將通過高效、高帶寬介面相互連接以實現信息的共享和交互。

針對傳統硬體設計中存在的效率不高,品質不強等問題,Cadence開創性的推出系統級設計和分析( System Level Design and Analysis)解決方案,為用戶提供先進硬體開發從前端到後端的一站式體驗,拉通從矽片設計到整機系統開發驗證的全流程,幫助客戶在激烈的市場競爭壓力下以最快效率提供高品質產品。

「很多電子系統在開發的過程中,就能通過ECAD-MCAD看到成型後的三維視角,SI/PI幫助提高電子產品質量的手段。」Cadence中國區資深技術專家秦祖立指出。

做完版圖再分析,模擬完後很多報告沒法告訴設計者缺陷在哪裡,In-Design分析可以在設計階段就做分析,把串擾,阻抗分布等做個約束規則,在後續布線按這個規則可以大大減少布線周期。

不同應用需要定製方案:

EDA/IP技術論壇七大看點

秦祖立分享了公司在「多物理場」分析方面的方案。「這是目前比較熱門的一個話題,隨著著系統越來越複雜,工程師開始關心信號熱和輻射,這是一個有機的整體,我們有相應的產品,且和歐洲領先汽車廠商有合作。」 秦祖立表示。

他舉了一個例子是自動駕駛中控的系統,由於系統功耗很大,所以為了散熱好,在機箱背面挖了很多洞,結果散熱變好了,但是在很高頻率下,電子系統的輻射會從洞里漏出去,導致EMI指標超標。

怎麼獲得平衡?「我們做了很多迭代分析,模擬,對機櫃做了一個熱流分析,把不同位置的溫度場分析出來。分析好溫度場後,再看對外的輻射,在某個地方的遠場輻射超標後,我們再看近場分布,哪裡是熱點區,人為把一些洞填起來。通過這樣的迭代,可以最終達到熱跟輻射的平衡。」秦祖立表示。

多物理不僅局限於熱和輻射,還包括熱和SI的分析,因為單板的材料是溫變的,溫度不同,高速信號損耗不同。這種混合分析可以精準提取高速信號損耗特性。

除了傳統EDA工具,Cadence現在還有雲的服務,藉助公有雲和私有雲讓中小型公司能藉助雲來建築自己的平台,秦祖立介紹道。對於中小型客戶來說,伺服器系統不用自己布,省去系統維護和額外的開銷,也是一個大勢所趨,大家可以更快的開發自己的系統。

看點四:如何跑贏可靠性競賽 ?

波音737的墜落、香港MTR相撞給我們很多思考,自動駕駛不是可以用就ok,使用場景是否都有預期?預期夠多少場景才能達到足夠的可靠性?

Mentor, a Siemens business公司PacRim Technical Director李立基在演講開始為觀眾拋出了一個值得思考的問題。

現代汽車除了機械部分,有了更多的電子部分加入。對於車,我們要做自動駕駛,從燃油到電,智能和動力系統都和電相關。Mentor的汽車方案可以覆蓋多個領域,包括電子部分,軟體部分,電子部分。

李立基認為安全/可靠性方面有四個障礙需要克服:

Hurdle 1 –Exploding Complexity

Hurdle 2 –Safety Of The Intended Functionality (SOTIF)

Hurdle 3 –Functional Safety (FuSa)

Hurdle 4 –Ultra Low Manufacturing Defect Rate

而且,在3D晶體管時代有更多的缺陷可能

Increased transistor process complexity in FinFET ?

●「Myriads of systematic defects」 ?

●「The number of multi-patterning steps makes things much more complex」 ?

●「With the latest generation it takes 21 days to go from M0 to M1, compared to 3-4 days in the previous」 ?

●「90% of defects are now inside cells」

公司的Tessent汽車級ATPG,利用關鍵區域缺陷模型實現更高的質量水平。

看點五:重新定義EDA,重新定義D2S

市場份額已經這麼大了,為什麼還要重新定義?Mentor, a Siemens Business 中國區資深技術專家牛風舉指出,為了創新,自我革命。

他給除了EDA 4.0的演進歷程:

EDA/IP技術論壇七大看點

重新定義D2S (Design 2 Silicon)

  • Calibre

?Calibre Golden Sign-off

?Calibre PatternMatch enables PV pattern recognition capabilities

?Calibre YieldEnhancer Helps Foundries and Designers for FILL

?Calibre PERC Is A Platform To Handle Wide Scope Of Reliability Issues

?Calibre 3DSTACK & Xpedition provide the Proven 2.5D/3DIC package verification flow

  • Tessent

?DFT Must Meet both Manufacturing Test and In-System Test Needs

  • Calibre/Tessent

?Closed Loop DFX Solution Accelerates Yield Ramp

看點六:全球首發的異構模擬方案

從2009年成立到今年華大九天正好走過了十年,在2018年底,該公司推出全球第一款異構模擬系統。

加速模擬設計的模擬驗證,正是這款異構模擬系統帶來的設計驗證的變化。

EDA/IP技術論壇七大看點

「近30年,模擬技術在模擬方面的發展相對落後,模擬電路的模擬驗證,沒有跟上行業發展的訴求,不僅需要縮短模擬時間、驗證覆蓋率也要提升!」 海思平台與關鍵技術開發部公開指出。

這套系統有多厲害?華大九天副總經理董森華給出一個真實的客戶案例:

?電路:ADC

?工藝:7nm

?器件:~200K

?寄生:~10M

這款模擬系統模擬5天完成。

EDA/IP技術論壇七大看點

「設計廠商正加速向先進工藝遷移,7nm工藝成為眾多大公司的主要選擇。」 董森華指出,「工藝發展給設計模擬帶來極大挑戰,寄生參數呈幾何級數增長,PVT Corner 快速增加。」

模擬電路的模擬瓶頸已從前仿漸漸轉移到後仿,模擬時間從傳統的1-2個月長到5-7個月。

EDA/IP技術論壇七大看點

ALPS? 模擬演算法創新的代表,其好處包括:

?100% SPICE精度,不做任何模型簡化或約減處理

?3~10X SPICE模擬性能提速

?>50M 器件規模的模擬容量

「儘管ALPS加速明顯,但仍有很多設計需要數天甚至數周的時間,仍無法滿足用戶的設計周期需要。」董森華指出,「系統創新需要大算力硬體架構和適配的核心演算法創新,缺一不可!」。

模擬演算法必須對GPU架構進行適配再創新,通過努力,九天的小夥伴提出了獨創的適用於GPU架構的 GPU-Turbo Smart Matrix Solver(SMS-GT)技術。

過去幾個月有一些成功的客戶案例,包括日本一家做Image sensor很厲害的公司,他們實際模擬素的得到了數十倍的增加,董森華透露。

EDA/IP技術論壇七大看點

看點七:先進驗證方法賦能AI晶元

現在AI在各個領域都有廣泛應用,新思科技高級AI技術專家鮑敏祺將AI應用主要分為四類:

1.互聯網的廣告,定期將正確的廣告推送給用戶;

2.安防。包括臉部識別等。

3.無人超市等,經過訓練做到比人更準確的識別。

4.自動駕駛。

對於所用到的晶元來說,可以分為三大類:

EDA/IP技術論壇七大看點

其中,數據中心是最拼算力的一個領域。

鮑敏祺在演講中將AI處理器的特性從計算、存儲、功耗和I/O角度分開來介紹如下:

EDA/IP技術論壇七大看點

他詳細闡述了數據中心AI處理器和Edge處理器有不同的驗證挑戰。然後介紹了Synopsys提供的解決方案:

EDA/IP技術論壇七大看點

為了滿足AI處理器的挑戰,Synopsys不停的調整自己的策略,在計算、內存優化、功耗及互聯上都出過很多研究,鮑敏祺指出,以前需要工程師重複做的工作現在都有工具做了。

喜歡這篇文章嗎?立刻分享出去讓更多人知道吧!

本站內容充實豐富,博大精深,小編精選每日熱門資訊,隨時更新,點擊「搶先收到最新資訊」瀏覽吧!


請您繼續閱讀更多來自 國際電子商情 的精彩文章:

OMG!5G技術還未普及,有人要發力6G了
思達科技推出金牛座半導體切換矩陣儀Taurus TS-8500

TAG:國際電子商情 |