PCIe 6.0初步規範公布：帶寬翻倍 狂飆至256GB/s

在完成標準制定之後，PCI-E 4.0終於在2019年的銳龍3000系列處理器和X570主板上到來。雖然PCI-E 5.0標準已經公開，但PCIe推進組織PCI-Sig就帶來了PCIe 6.0規範。

與PCI-E 5.0標準相比，PCIe 6.0的有效帶寬翻倍至256 GB/s(一個x16插槽就能達到128GB/s)，相關的規範會在2021年完工。為了保證通用性，PCI-E 6.0仍然向後兼容之前的5個版本。

為了實現有效帶寬翻倍，PCI-Sig在PCIe 6.0中採用了PAM 4(脈衝幅度調製)信令，並非NRZ編碼方案，並使用低延遲前向糾錯(FEC)附加機制。64 GHz的工作頻率比PCIe 4.0(16 GHz)和PCIe 3.0(8 GHz)高不少。

對於用戶來說，PCI-E 6.0的標準依然十分遙遠，因為2017年制定的PCI-E 4.0終於在今年粉墨登場，2019年制定的PCI-E 5.0何時實現商用依然沒有準確說法，2021年完成規範的PCI-E 6.0可能要等到2022年才能見到，商用更是遙遙無期。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！