名家專欄 |片上網路研究的難與易——詳說片上網路之四

科技 06-22

來源：內容來自「知乎」，作者：黃樂天，謝謝。

打開今日頭條，查看更多圖片

上一篇文章討論了片上網路的研究需求，經過朋友圈轉發以後引起了大家的一些熱議和討論。很多朋友急不可耐的催更，也有一些朋友提出了一些問題。這些問題有時候問得過於「簡單直接」，比如有人問在什麼時候應該用片上網路什麼時候可以用交換矩陣。其實簡單直接的問題往往沒有簡單直接的答案，這類問題的答案一般都有一個固定的開頭：「It depends ……」。所以這些問題的答案還需要各位耐心的看完我寫的內容以後，再結合自己的實際情況來尋求答案。套用一句雞湯來說：「成年人的世界，哪裡有容易二字啊!」（除了容易胖）。

今天想討論的是片外網路研究方法的問題。在幫助大家理解進一步理解片上網路的基礎上分析片上網路在設計與實現中的難點所在，剔除垃圾論文和「水文」的干擾，把研究精力集中於有意義、有價值的方向上。

先回顧一下上篇中提到的片上網路發展的兩個動機：從晶元互聯技術的角度減少線延遲提升對於晶元整體性能的影響，從架構設計的角度減少由於交換矩陣過於龐大帶來的硬體資源極大擴張和後端設計過難的問題。其實這兩個動機的導向還是要設計出高性能、高可靠性、高能量效率的多核晶元。因此，任何脫離了這個導向的研究都無疑是鏡花水月。很多時候我們走得太久，已經忘記是為了什麼出發。所以「不忘初心」，對於任何事情都很重要。

大家可以先回顧一下上一期的內容：

《名家專欄 |片上互聯的需求與片上網路的研究意義——詳說片上網路之三》

片上網路是一個既難又易的方向。先說易的方面。片上網路是一個典型的「門檻低」的研究方向，因此任何從事數字集成電路以及相關方向的人都可以到這個領域來「插一腳」。只要他具備基本的數字邏輯設計知識，甚至說可以不太具備這方面的知識而僅僅有一點網路方面的概念也可以進到這個領域來進行研究。

片上網路研究「門檻低」的第一個原因是研究平台容易獲得。由於片上網路早期的研究者們製作出了多種片上網路的模擬工具，有很多「研究者」直接拿著這種模擬工具就「開搞」了。甚至有段時間國內還有些「研究者」是用Opnet這種計算機網路的模擬軟體來做片上網路的模擬的。即使不會這些模擬的方法，其實用modelsim直接開仿也不是不可以的。比較片上網路單個路由器的功能並不複雜，如果只是模擬而不需要考慮後續的設計還是很容易搞起來的。

片上網路研究「門檻低」的第二個原因是背景知識要求相對較低。要想「研究」片上網路僅僅需要有一定的網路知識概念即可。相比於研究低功耗數字集成電路等與底層物理性質相關的方向所需要器件級知識，研究演算法類（信號處理、自動控制、人工智慧等）數字集成電路所需要的演算法知識，以及研究處理器/片上系統類數字集成電路所需的計算機體系結構知識，理解片上網路鎖需要的背景知識非常之少。由於互聯網和移動互聯網的大發展，常規的網路知識概念裡面的什麼互聯、路由等等幾乎成為了電子信息類甚至是理工類大學學生的常識。因此大家都能對片上網路來指手畫腳幾下。別的不說，在我電號稱「研究過」片上網路的老師橫跨了信軟、計算機、通信、自動化等多個學院，前前後後有10餘位老師的發表過和片上網路相關的論文（質量先不討論）。

片上網路研究「門檻低」的第三個原因單純的片上網路所需的驗證條件也比較單純。如果是研究研究低功耗數字集成電路等與底層物理性質相關的方向需要做電路級甚至是器件級的模擬驗證實驗，研究演算法類數字集成電路需要討論和設計演算法原型，研究處理器/片上系統類數字集成電路需要搭建電子系統級模擬模型並運行真實的Benchmark。而片上網路的初級驗證非常簡單，使用所謂的Traffic pattern即可。也就是按照特定的規律，不斷的生成一些包含特定地址的數據包即可。此外還有一種「輕量級」的驗證方法，也就是所謂的Mapping。這一點我在第二期也談到過：

《名家專欄 | 詳說片上網路之二：片上多核系統的互聯需求》

以上是體現片上網路研究「門檻低」的三個主要原因，還有一些其它原因。但我們如果不是從「水論文」的角度而是真正為了設計有意義的片上網路，以上三點會馬上變身為三大難點。

首先是研究平台的問題。如果要想做出有意義的研究研究平台馬上會變身成一大難點。因為現在可用的大部分片上網路模擬器僅支持基本功能，而如果一旦要涉及到路由器微架構、數據包格式、流控方式等和電路設計緊密聯繫的模擬時往往需要對於模擬器進行修改。而並不是所有的片上網路模擬器都支持修改的，即使有一些開源的片上網路模擬器其修改難度也很大。當真正需要模擬片上網路的時候，往往需要模擬出真實的片上多核系統工作過程。在這個過程中又涉及到多種模擬器聯合調試和整合的問題。目前用於多核體系結構級模擬最典型的是GEM5，其學習和修改的難度都是非常高的。一個沒有經驗的新手要完全熟悉和掌握GEM5一般需要一年半的時間。當要模擬一些例如功耗管理、容錯設計等特定研究的時候，往往需要其它EDA工具的支持，同時還需要「魔改」現有的模擬工具。當年我們為了研究片上網路的可靠性和可測性設計，完全重寫的片上網路模擬器，在此基礎上誕生了我們自己的多核片上系統高層次建模與設計工具ESY-sim系列。該系列的工具獲得中國研究生電子設計大賽集成電路專項賽（也就是現在的中國研究生「創芯」大賽的前身）特等獎。目前我們準備進一步重寫這個工具，目前有一個最新版本的片上網路模擬器在Github上放出來：

https://github.com/wangeddie67/ESYSim/tree/esynet

（**或者在公眾號內回復：「Github」獲得鏈接進行查看。）

第二點是真正要做出有意義的片上網路，需要兼顧微電子與固體電子學、通信與信息系統、計算機系統結構三個學科，具備從器件/工藝到系統軟體均具備比較全面的知識體系。片上網路，既有「片上」的屬性如電路設計、電氣參數，又有「網路」的屬性如路由、流控、拓撲。還由於其服務於多核互聯，需要理解如何更好的支撐多核並行程序運行，理解片上多核的體系結構以及軟體運行的過程。對於CMP結構的片上網路需要考慮如何有效的支持Cache一致性協議，對於MPSoC結構的片上網路需要考慮如何支持異構互聯。這些內容在前面都有提到。具體在設計片上網路微架構的時候，既需要明白如何設計可以優化片上網路包傳送的過程，又需要理解最終微架構在電路實現時後端設計所需要的各種問題。而我們這一研究小組在此前取得的多項研究成果也確實是我們「綜合素質」的勝利，我們會去通過發現單純考慮某一方面的片上網路設計不合理之處，通過系統、架構、電路三者的協同優化取得創新的突破。

第三點在要做出真正有意義的片上網路，需要搭建非常完善的驗證平台。因為片上網路是為了支持多核片上系統而存在的，其本身只是多核片上系統的一個組件而已。要全面驗證其是否真正的具有先進性和設計價值，除了簡單的Traffic pattern模擬之外，還需要真是運行的Benchmark的模擬。而如果是真正要用到實際中，往往還需要真實的架構設計和前後端設計後的模擬與驗證。其驗證難度非常之高。我們在做很多研究的時候會盡量的去加強這一部分，但由於條件有限（模擬平台的限制、對應用需求理解不足等等），很多做得還不夠好。但這些結果已經足夠符合在頂級期刊（CCF推薦A類）發表的標準。

綜上所述，片上網路的研究是非常具有「迷惑性」的。它可以做得很水也可以做得比較「實」。到底是「水」還是「實」可以從模擬工具、知識體系和驗證過程三點加以判斷。

最後我補充一點我的個人如何判斷一篇片上網路論文的價值，完全是個人看法，大家隨意參考。首先看工具，如果使用的工具是一些過於古老或者明顯不是片上網路研究的模擬工具，基本就可以不看了。如果只使用傳統的EDA工具進行模擬，要看這個文章是否有足夠的電路設計細節。其次看知識體系，如果僅僅只談到了一個維度，尤其是只談什麼自適應路由、映射演算法之類，而沒有涉及到電路設計或系統架構，通常價值比較有限。另外需要鑒別有些看起來很不錯的論文中存在某些研究前提錯誤，例如把路由器的關鍵路徑都找錯了之類的。第三是看是否有完整的驗證結果，如果驗證環節過於簡單的，這篇論文要基本可以不看了。

今天先說到這裡，後續會繼續討論片上網路的設計細節。

內容回顧：

名家專欄 | 詳說片上網路之一：片上多核系統與片上網路的發展

電子科技大學電子科學與工程學院，副教授, 電子科技大學博士。主要研究方向為計算機系統架構與系統級晶元設計，已在IEEE Transactions on Computers (CCF A 類期刊)等高水平期刊和CODE+ISSS、FCCM、ASPDAC、ISCAS等頂級會議上發表高水平論文50 余篇，申請專利11項，出版學術著作1部。參加工作以來主持和參與過國家自然科學基金項目重點項目、裝備預研重點項目、國家科技重大專項、國家「863」重點研究計劃等國家級重點科研項目，曾榮獲Altera公司（Intel PSG）金牌培訓師、第七、第八、第十二屆研究生電子設計大賽優秀指導教師、電子科大網路名師等稱號。先後擔任過國際會議ICICM 2016年Publicity Chair， ISOCC 2016年Session Co-Chair、APCCAS2018 Special Session Chair等學術職務。

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。

今天是《半導體行業觀察》為您分享的第1983期內容，歡迎關注。