台積電強攻先進封裝，晶元未來靠它了

TSMC（台積電）在不久前的晶元領域頂級會議VLSI Symposium上一連發布了兩篇與高級封裝有關的論文，論文標題是《3D Multi-chip Integration with System on Integrated Chips (SoICTM)》和《A 7nm 4GHz Arm-core-based CoWoS Chiplet Design for High Performance Computing》，分別對應了其高端3D和2.5D封裝技術。近來，高級封裝領域正在變得越來越熱，本文將分析其中的趨勢。

台積電的高級封裝技術

台積電本次在VLSI Symposium發表的3D集成技術是其SoIC技術。去年下半年，台積電就已經發布了SoIC技術，並宣布計劃於2021年投入大規模量產。在今年早些時候的TSMC技術論壇上，SoIC也是重點之一，而此次在VLSI Symposium上發表的論文則從技術上再次強調了TSMC對於該技術的重視。

3DIC技術到今天已經發展了大約10年的時間。相比最初人們對於3DIC的期待，今天的3DIC技術的發展事實上差強人意，並沒有得到一開始預期規模的應用。其中一個要點就是傳統3DIC技術的連線密度受到bump尺寸的限制，從而限制了集成匯流排的帶寬和互聯成本。而TSMC展示的SoIC技術一個關鍵創新就是無須bump，只要將兩塊要堆疊的晶元的銅互聯做部分裸露並對準，之後即可通過熱處理工藝完成兩塊晶元的電路連接。這樣一來，兩塊堆疊晶元之間的走線密度以及信號傳輸功耗都可以大大改善。

在3DIC之外，TSMC在2.5D封裝領域也發表了使用CoWoS技術搭配低電壓封裝內互聯（LINPINCON）技術的處理器系統，該處理器系統包含了兩塊ARM Cortex-A72核晶元粒，並且用CoWoS技術實現晶元粒之間的互聯。晶元粒中的ARM核可以跑在4GHz，而晶元粒間互聯可以實現8GT／s的高速數據傳輸速度，且能效比極高（0.56pJ／bit）。

事實上，CoWoS技術是TSMC已經研發了數年的技術，在之前已經多次公布，並且已經進入了多款設計；此次發表論文除了與同樣使用2.5D封裝實現高性能處理器的Intel打對台之外，我們認為另一個重點是宣傳其LIPINCON PHY的設計。簡單回顧一下3DIC、2.5DIC和互聯PHY之間的歷史，我們可以看到最初3DIC的第一波潮流由三星引導，在2012年時三星發布了基於其3DIC技術的內存並公布了相應的Wide-IO介面標準（與DDR相對應），在當時可謂是震撼了業界。TSMC也希望能打三星的組合拳：發布高級封裝，並且建立對應的信號互聯標準從而建立強大的生態。三星的3DIC和Wide-IO標準最後的結果可以說是喜憂參半，其3DIC技術得到了業界的一些應用，然而Wide-IO標準最終並未得到業界廣泛採用。這並不是說三星的高級封裝+互聯標準戰略有錯，而是由於十年前的技術和市場都沒有完全起來導致的。TSMC在3DIC方面並非搶跑者，但是卻通過對市場的精確把握在兩年後推出2.5D封裝一炮而紅，當年2.5D封裝技術InFO成功進入蘋果的晶元供應鏈，成為高級封裝技術走向大規模商用的標誌性事件。TSMC在2.5D封裝技術成功後，還是想通過「封裝+互聯標準」的戰略來打造生態，因此在過去的幾年中也發表了多篇關於其基於高級封裝的互聯PHY的論文，這次在VLSI Symposium上發表的論文可以說是系列論文中的最新更新。相比Intel和AMD的互聯標準（AIB和Infinity Fabric），TSMC的LINPINCON互聯的能效比要好上數倍，因此更適合低功耗設計。

高級封裝已成高性能晶元不二之選

高級封裝技術在最近幾年熱度上升，已經成為高性能晶元的必選項。曆數最近發布的晶元，Intel的下一代AgileX FPGA架構使用了EMIB技術，其下一代處理器晶元可望用上最新的3D堆疊Foveros技術；AMD的Zen處理器架構也是基於高級封裝+晶元粒的設計。

高性能處理器晶元使用高級封裝技術的主要原因有兩點。第一是處理器發展至今，對於性能的限制一大半來自於內存帶寬，內存帶寬的發展速度遠遠低於處理器邏輯電路的速度，因此有「內存牆」的問題。在傳統PCB封裝中，內存帶寬增長緩慢主要是由於PCB上的走線密度難以提升，此外信號傳輸速率也很難進一步提升。而高級封裝則解決了這兩個問題，一方面高級封裝可以大大提升互聯密度，另一方面由於高級封裝的走線距離很近，因此信號傳輸速率有很大的提升空間。兩者結合，高級封裝技術是解決內存牆問題的主要手段之一，因此在高性能處理器上得到了廣泛應用。高級封裝對於高性能晶元重要的另一個原因是良率提升。高性能處理器的架構越來越複雜，晶體管數越來越多，然而先進半導體工藝的價格卻很貴，良率提升速度也差強人意。為了能降低使用先進半導體技術的成本並提升良率，一種做法就是把大晶元切割成多個小的晶元粒，並且用先進封裝技術連接到一起。在半導體製造中，一般晶元面積越小則良率越高，因此使用晶元粒可以大大提升良率並降低成本。

與TSMC相比，AMD是高級封裝的態度是積極使用；因為AMD並沒有隸屬於自己的封裝工藝，因此其在高級封裝領域的技術主要是處理器架構方面。在AMD發布的Zen架構中，高級封裝和晶元粒扮演了相當重要的角色：AMD將多個核+L3緩存組成的晶元粒單元稱為Zeppelin，使用不同Zeppelin的組合併且使用AMD研發的互聯標準Infinity Fabric可以快速實現多種不同規格（處理器核數量）的處理器。

Intel是TSMC在高級封裝領域最強的競爭對手。從技術上說，Intel的2.5DIC技術和3DIC都並不遜色於TSMC。在2.5DIC方面，Intel主推的是EMIB。EMIB最大的優勢是成本低：傳統2.5DIC在專門設計的硅載片上做互聯，而EMIB技術則可以使用傳統的封裝介質上，只需要在兩塊晶元粒間需要互聯的區域植入embedded bridge即可，從而無須使用整塊專用硅載片。

在3DIC領域，Intel則推出了Foveros技術。該技術除了有很高的bump密度（32um）之外，最大的創新在於使用了有源硅載片，即把使用先進半導體工藝實現的高性能邏輯晶元堆疊在使用成熟半導體工藝實現的有源硅載片上，該有源硅載片本身也是一塊晶元，上面實現了IO介面電路，未來可望還能集成其他適合使用成熟工藝實現的電路（如電源管理等）。

台積電與Intel在高級封裝領域的戰鬥

在高級封裝領域，目前主要的競爭在台積電和Intel之間展開。除了我們之前分析的技術差異之外，Intel和TSMC最大的區別在於商業生態。

TSMC是全球首屈一指的半導體代工廠，其主要業務模式就是幫助客戶一起成功。因此，在高級封裝領域，TSMC不遺餘力地推廣開放生態，包括封裝技術、互聯介面標準以及相關的IP，希望能給客戶帶來更多價值。在未來幾年，隨著下一代半導體工藝越來越貴，出於成本等考慮，一定會有越來越多的公司選擇晶元粒生態，因此TSMC這幾年的布局顯然是在用戶認知、技術和IP積累領域希望營造一個開放生態，從而延續之前在半導體業的成功。

Intel則是IDM廠商，其傳統是工藝主要開放給自己的設計以及少數合作夥伴，換句話說其商務模型並不開放。高級封裝技術也是如此，主要供自己使用。近來，隨著Intel在半導體工藝方面落後於三星和TSMC，其處理器性能也漸漸被AMD追上，因此必須靠高級封裝逆轉戰局。此外，Intel的傳統業務——CPU市場增長不再強勁。這幾項因素相結合，Intel靠領先的獨家工藝打造強勢CPU，並靠主導CPU市場來獲取增長的戰略不再有效，因此Intel的一個選項是靠自己在高級封裝技術上的技術積累來獲取新的增長點。為了將高級封裝技術變現，最好的方法就是培養相關的生態並開放給客戶使用來獲取利潤，這也是Intel目前大力推廣晶元粒生態的原因，並開放了其互聯標準AIB，前一陣發布的AgileX FPGA架構更是直接鼓勵用戶繼承定製的晶元粒以做用戶定製化的系統。然而，晶元粒技術需要設計和加工廠的支持，Intel如果想要真正培養其晶元粒生態必須也要進一步開放代工業務。目前看來Intel的開放主要方式仍然是合作式的，即有選擇地和一些設計公司合作一起開發基於晶元粒的設計，這樣的開放程度似乎還不足以真正培養生態。另外，一個需要處理的點是Intel的傳統CPU業務和開放高級封裝技術之間的矛盾——半導體設計公司都希望代工廠是中立的，但是Intel因為自己有CPU業務所以不太可能中立（例如不會把工藝開放給AMD），如果這個矛盾處理不好Intel能打造的也只是圍繞自己CPU／FPGA業務為中心，並且招攬一些商業上的盟友加入的生態（類似之前的AgileX系統），這樣的生態註定難以做大。在這一點上，TSMC存在天然的優勢，即使EMIB技術目前在成本上領先，Foveros技術或許也不輸TSMC的SoIC技術，但是Intel的商業模型和制度天然與生態需要的開放性和中立性相矛盾。

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。

今天是《半導體行業觀察》為您分享的第2000期內容，歡迎關注。

2018半導體行業資料合集 長期有效！

半導體行業觀察

『半導體第一垂直媒體』

實時 專業 原創 深度

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！