今年五月,在2019台北電腦展上，群聯攜手 AMD，共同宣布PCIe 4.0 應用時代來臨，共組新世代效能應用 PC 平台及產業生態圈，目前AMD旗下支持PCIe 4.0的第三代處理器和X570系列主板已經全面開售，這也意味著PCIe 4.0正式進入實用階段。與此同時，相關廠商也第一時間拿出了PCIe 4.0標準的SSD產品公佈於世，這標誌著SSD開始進入PCIe 4.0時代？

所謂PCIe也稱PCI-Express全稱(peripheral component interconnect express)，它是一種高速串列計算機擴展匯流排標準，它原來的名稱為「3GIO」，是由英特爾在2001年提出的，旨在替代舊的PCI，PCI-X和AGP匯流排標準。事實上，PCIe組建於1992年，由PCI-SIG（PCI特殊興趣組織）認證發布後才改名為「PCI-Express」，簡稱「PCI-e」。它的主要優勢就是數據傳輸速率高，而且還有相當大的發展潛力。

目前，目前PCIe成員包括英特爾、AMD、NVIDIA、惠普、戴爾、高通、聯想、IBM等科技企業，PCI Express也有多種規格，從PCI Express x1到PCI Express x32，能滿足將來一定時間內出現的低速設備和高速設備的需求。而目前的硬體主流標準是PCIe 3.0，其信號速率提升至8GT/s，約為上一代產品帶寬的兩倍，而且編碼方式也改成了更高效的128b/130b模式，因此單通道單向帶寬依然實現了接近翻倍的提升，16通道雙向帶寬高達31.5GB/s。

從發展進度看，截止2019年1月份，主流主板均支持pcie 3.0，但到了5月份，群聯攜手 AMD推動更先進的PCIe 4.0標準，那麼，PCIe 4.0到底有多快？現在市面上又有哪些產品支持PCIe 4.0呢？

我們知道， 現行的PCIe 3.0規範，信號速率為8GT/s，編碼方式是128b/130b模式，即每傳輸128個Bit，需要發送130個Bit。那麼，PCIe 3.0協議的每一條Lane支持 8 * 128 / 130 = 7.877 Gbps = 984.6 MB/s 的速率，一條PCIe 3.0 x16的通道，x16的可用帶寬為 7.877*16 = 126.031 Gbps = 15.754 GB/s，雙向帶寬高達31.5GB/s。

而PCIe 4.0，則是將這個帶寬再翻一倍。帶寬越大，能夠瞬間傳輸的數據也就越多，這意味著新的晶元Lane４條就可以達到８條甚至16條的能力，所以NVMe 協議的 SSD才能做出容量更大，速度更快的產品。

而在台北展上，群聯也發布了自家的 PS5016-E16 控制晶元 IC，這是群聯目前的旗艦產品，也是消費應用市場上領先業界且唯一的 PCIe Gen4x4 NVMe SSD 控制晶元。採用 28nm 製程且搭載最新的 96 層 3D NAND 快閃記憶體以及第四 代的 LDPC 糾錯引擎，群聯 PS5016-E16 控制晶元最高效能達到 5GB/s，這也是目前SSD所能達到的最快速度了。

具體到產品上，目前已知採用了PCIe4.0標準的產品有：影馳HOF Pro PCIe M.2、美商海盜船PCIe 4.0 SSD MP600以及 技嘉PCIe 4.0 SSD，它們均採用了群聯全新主控PS5016-E16，強大的效能讓它們展現出令人驚嘆的讀寫速度，比如商海盜船MP600 憑藉新一代PCIe 4.0晶元，最高讀取速度達到5GB/s，在性能方面有了質的飛躍。

目前來看，一些供應商提供PCIe光纖產品，但這些通常僅在特定情況下才能使用，其中透明PCIe橋接優於使用更主流的標準（如InfiniBand或乙太網），可能需要額外的軟體支持它當前的實現集中於距離而不是原始帶寬，並且通常不實現全×16鏈路。

在未來，移動PCIe也是一個應用，其規範（縮寫為M-PCIe）允許PCI Express架構在MIPI Alliance的M-PHY物理層技術上運行。基於已經廣泛採用的M-PHY及其低功耗設計，移動PCIe允許PCI Express在平板電腦和智能手機中使用。

延伸閱讀：PCIe版本演化歷史！

PCIe最初被稱為HSI（用於高速互連），並在最終確定其PCI-SIG名稱PCI Express之前，將其名稱更改為3GIO（第三代I / O）。 名為阿拉帕霍工作組（AWG）的技術工作組制定了該標準。 對於初稿，特設工作組只包括英特爾工程師; 隨後特設工作組擴大到包括行業夥伴。截至2013年，PCI Express版本4已經起草，在2017將達到最終規格。在2016年PCI SIG的年度開發者大會上和英特爾開發者論壇上，Synopsys展示了一款在PCIe 4.0上運行的系統。

PCIe 1.0a

2003年，PCI-SIG推出了PCIe 1.0a，每通道數據速率為250 MB / s，傳輸速率為每秒2.5 gigatransfer（GT / s）。 傳輸速率表示為每秒傳輸量，而不是每秒位數，因為傳輸量包括不提供額外吞吐量的開銷位; PCIe 1.x使用8b / 10b編碼方案，導致佔用了20% （= 2/10）的原始信道帶寬。

PCIe 1.1

2005年，PCI-SIG推出了PCIe 1.1。 此更新的規範包括澄清和幾項改進，但與PCI Express 1.0a完全兼容。 數據速率沒有變化。

PCIe 2.0

PCI-SIG於2007年1月15日宣布推出PCI Express Base 2.0規範。PCIe 2.0標準將PCIe 1.0至5 GT / s的傳輸速率提高了一倍，每通道吞吐量從250 MB / s上升到500 MB / s。因此，32通道PCIe連接器（×32）可支持高達16 GB / s的總吞吐量。

PCIe 2.0主板插槽與PCIe v1.x卡完全向後兼容。 PCIe 2.0卡也通常使用PCI Express 1.1的可用帶寬向下兼容PCIe 1.x主板。總體來說，為v2.0設計的顯卡或主板將與另一個v1.1或v1.0a配合使用。

PCI-SIG還表示，PCIe 2.0具有對點對點數據傳輸協議及其軟體架構的改進。

英特爾首款支持PCIe 2.0的晶元組是X38，截至2007年10月21日，各種廠商（Abit，Asus，Gigabyte）開始出貨。AMD開始使用其AMD 700晶元組系列支持PCIe 2.0，nVidia從MCP72開始。Intel的所有晶元組，包括Intel P35晶元組，都支持PCIe 1.1或1.0a。

像1.x一樣，PCIe 2.0使用8b / 10b編碼方案，因此每通道提供5 GT / s原始數據速率的有效4 Gbit / s最大傳輸速率。

PCIe 2.1

PCI Express 2.1（其規範日期為2009年3月4日）支持計劃在PCI Express 3.0中全面實施的大部分管理，支持和故障排除系統。 但是，速度與PCI Express 2.0相同。 不幸的是，插槽功率的增加打破了PCI Express 2.1卡和1.0 / 1.0a的一些較舊的主板之間的向後兼容性，但是大多數具有PCI Express 1.1連接器的主板都由廠商通過實用程序提供BIOS更新，以支持向後兼容性 的PCIe 2.1。

PCIe 3.0

PCI Express 3.0基本規範版本3.0在多個延遲之後於2010年11月提供。 2007年8月，PCI-SIG宣布PCI Express 3.0將以每秒8吉比特的速度（GT / s）進行比特率，並且將與現有的PCI Express實現向後兼容。當時還宣布，PCI Express 3.0的最終規範將延遲到2010年第二季度。PCI Express 3.0規範的新功能包括增強信令和數據完整性的一些優化，包括發射機和接收機均衡，PLL改進，時鐘數據恢復和當前支持的拓撲的通道增強。

PCI-SIG的分析發現，在PCI-SIG互連帶寬擴展的可行性方面進行了為期6個月的技術分析，發現每秒8個千兆傳輸速率可以在主流硅工藝技術中製造，並且可以部署在現有的低成本材料和基礎設施上，同時保持對PCI Express協議棧的完全兼容性（可忽略不計的影響）。

PCI Express 3.0將編碼方案從之前的8b / 10b編碼升級到128b / 130b，將帶寬開銷從PCI Express 2.0的20%降低到大約1.54%（= 2/130）。這通過稱為「加擾」的技術來實現，該技術將已知的二進位多項式應用於反饋拓撲中的數據流。因為加擾多項式是已知的，所以可以通過使用反多項式的反饋拓撲運行數據來恢複數據。 PCI Express 3.0的8 GT / s比特率有效地提供每通道985 MB / s，實際上相對於PCI Express 2.0的通道帶寬翻倍

2010年11月18日，PCI特別興趣小組正式向其成員發布了完成的PCI Express 3.0規範，以便根據新版本的PCI Express構建設備。

PCIe 3.1

2013年9月，PCI Express 3.1規格已經宣布在2013年底或2014年初發布，在三個方面整合了PCI Express 3.0規範的各種改進：電源管理，性能和功能它於2014年11月發布。

PCIe 4.0

2011年11月29日，PCI-SIG宣布PCI Express 4.0提供16Gb / s比特率，使PCI Express 3.0提供的帶寬增加一倍，同時保持軟體支持和二手機械介面的向後兼容性。 PCI Express 4.0規格也將帶來OCuLink-2，這是Thunderbolt連接器的替代品。 OCuLink版本2將具有高達16 GT / s（總共8GB / s×4通道），而Thunderbolt 3連接器的最大帶寬為5GB / s。 另外，還要研究主動和空閑功率優化。 最終規格預計將於2017年發布。

在2016年8月，Synopsys在英特爾開發者論壇上展示了運行PCIe 4.0的測試機。 他們的知識產權已經授權給幾家計劃在2016年底提供其晶元和產品的公司。

PCI-E SD 7.0

2018年6月，SD協會已經基本完成了全新一代SD 7.0標準規範的制定工作，計劃在2018年6月26-28日上海舉辦的MWC大會上正式公布。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！