英特爾的秘密任務

來源：本文由公眾號半導體行業觀察（ID：icbank）翻譯自「fuse.wikichip」，作者 David Schor，謝謝。

現代微處理器通常能夠通過分層緩存來隱藏計算與內存之間的大部分差距。這是因為許多負載表現出相對可預測的一般內存模式，可以通過空間局部性和時間局部性加以利用。有些負載還尷尬地並行。例如，人工智慧負載往往表現出這種行為。只要你持續為機器提供數據，更多計算就相當於更高性能。人工智慧負載往往具有非常可預測的內存模式以及較高的數據重新利用能力，這有助於實現上述所有目標。

不幸的是，並非所有演算法都具有這些理想的特性。圖就是這樣一個例子。企業廣泛地使用圖來處理大數據。這些數據結構往往有上萬億個邊緣，並採用特殊的圖演算法對數據進行操作。圖演算法採用非常隨機的內存訪問模式，導致負載受到內存延遲的高度限制，迫使計算元素在很多時候陷入停滯。它本質上是一個非常大的指針追逐問題，表現出與運行在GPU和CPU上的大多數負載相矛盾的行為。

更糟的是，圖演算法往往具有非常差的次線性縮放特性。你根本無法通過投入更多處理器來解決這個問題。由於數據的稀疏性和不規則性，下一個數據訪問通常是在一個完全不同的節點上，傳輸數據最終會導致整個系統出現瓶頸。

美國國防部分層識別驗證及利用計劃（DARPA HIVE）

分層識別驗證及利用（HIVE）計劃是美國國防部正在開展的一項計劃，目標是解決這些缺點。HIVE採用軟硬體雙管齊下的方式。針對該計劃的硬體部分，正在開發用於圖處理的下一代ASIC。針對軟體部分，正在開發一個新的全棧圖框架。美國國防部希望通過專門的圖處理器和優化的軟體棧，實現比當前同類最佳的GPU高1000倍的性能效率。

在上個月底舉行的DARPA ERI峰會上，Peter Wang介紹了該項目的最新進展。Wang是Anaconda公司的聯合創始人兼首席技術官。他也是HIVE軟體架構的首席研究員。

介紹英特爾PUMA團隊

英特爾負責HIVE的硬體架構部分，他們正在開發一個新的架構來解決這些問題。在英特爾的數據中心事業部內部有一個名為PUMA的秘密團隊。他們負責圖分析（GA）處理器的開發。這是他們正在秘密開發的一個完整產品，英特爾打算最終將其商業化。

新的圖處理器基於一種新開發的架構，被稱為可編程統一內存架構或PUMA。這是一種新的架構，用於整個全局統一內存空間的小型不規則內存訪問。在這種架構下，晶元放棄了現代CPU和GPU所使用的許多基本假設——它並不假設自己擁有附近所有內存，它並不假設內存訪問會在不久的將來重複執行，它也不假設對特定地址的內存訪問意味著附近的內存地址也將被訪問。Wong說：「通過拋棄這些基本假設，你可以圍繞對全局統一數據的小訪問而構建一個完全不同的硬體架構。然後，在每個階段，每當有一個有線互聯或者任何把一個計算單元連接到其它一些數據單元或其它計算單元的東西，每一個點都針對延遲進了優化。」 PUMA從根本上改變了與內存訪問相關的行為，使內存訪問更小、更有效，並使訪問這些內存的延遲更長，但在整個系統中實現扁平化。

PUMA實現機箱級完全集成，可以跨處理元件和內存進行良好的通信。它旨在擴展到大型系統，在多個機架和多個集群上使用。

Wang根據英特爾的內部模擬結果給出了一些初步性能數據。他說：「節點縮放確實是一個關鍵問題。當我們討論上萬億個邊緣的時候，我們知道這些數字會變得更大。」為此，Wang報告了超過80%的縮放效率。他補充道：「這實際上讓我們能夠並行化解決圖問題的方法。」

軟體基礎設施

HIVE的第二階段是構建軟體基礎設施。新軟體不僅必須與新硬體兼容，而且必須與現有CPU和GPU兼容。此外，新軟體必須支持數據科學屆使用的大量現有軟體。現有的大量軟體都是為了以某種方式解決特定的圖問題而開發的。該計劃的部分目標是能夠將現有的軟體和庫連接到HIVE軟體框架中，以便使其更易於投入使用。

當前的軟體包括通過API公開的演算法、數據的內部圖表示以及硬體後端（GPU、CPU、FPGA或ASIC）。Wang解釋說，在當前平台下，必須做出重大取捨，無論是針對某種類型的硬體進行優化還是針對某些演算法進行優化。Wang說： 「如果你專門從事圖表示，那麼你就會與數據科學生態系統脫節，因為你被切斷了與一些重要庫的聯繫。」

作為HIVE第二階段一部分，他們正在開發模塊化架構框架。現有軟體正在重新納入它們的組成部分，以便可以根據該軟體最佳功能將其插入到框架中。該結構包括Workflow Scheduler和Dispatch Engine，用於把User API負載任務路由到後端。他們利用DASK任務調度程序來執行此操作。這也是他們進行後端切換和調度的方式。順便說一句，值得注意的是，雖然他們正在與英特爾密切合作，共同開發這個框架，以便能夠通過PUMA架構實現其性能目標，但是軟體框架並不是專門為PUMA設計的。事實上，它們完全針對廣泛的硬體，以便數據科學家立即能夠跨越CPU、GPU和FPGA，充分利用相同的軟體基礎設施。並最終使用相同的基礎架構，利用PUMA圖處理器來加速相同的負載。

值得一提的是，如果有必要，在後端，框架可包含一組能夠轉換不同格式數據的轉換器。

這種設計有兩大好處——集成新硬體意味著設計了一個新的硬體後端，如果數據模型與現有模型不同，則添加對數據模型的支持，並添加一個可以從現有數據模型轉換到新數據模型的轉換器。同樣，集成一個新的User API只需要在其中一個硬體上添加一個介面並至少採用一種演算法。

最終，HIVE的總體目標就是統一和簡化「讓圖軟體與硬體進行優化通信的」流程，只需讓硬體廠商提供其硬體並為其集成一個良好的後端，同時讓數據科學家能夠通過自己的API和演算法來充分利用該硬體。

Wang透露，從明年開始，用戶有望看到開源的初始源代碼。

*點擊文末閱讀原文，可閱讀英文原文。

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。

今天是《半導體行業觀察》為您分享的第2029期內容，歡迎關注。

半導體行業觀察

『半導體第一垂直媒體』

實時 專業 原創 深度

識別二維碼，回復下方關鍵詞，閱讀更多

思科｜台積電｜江北新區｜I4nm｜晶圓｜大基金｜集成電路｜MEMS

回復 投稿，看《如何成為「半導體行業觀察」的一員 》

回復 搜索，還能輕鬆找到其他你感興趣的文章！

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！