除了64核心和7nm，AMD的Rome架構還有什麼值得關注？

美國時間2019年8月7日，AMD終於發布了代號為Rome的第二代EPYC數據中心處理器。

作為數據中心領域內的首款7nm工藝x86處理器，AMD的本次發布吸引了包括HPE、Dell、聯想等全球頂級系統提供商；AWS、Azure、Google Cloud等全球前三的雲服務提供商以及Cray這家頂尖超算製造商登台助陣，聲勢空前浩大。而面對來自全球隔得的合作夥伴、客戶和媒體，AMD CEO蘇姿豐博士也毫不避諱的表示：AMD要把競爭帶回到數據中心市場。

AMD CEO蘇姿豐博士發表演講

最高64核心、128線程、最高3.4GHz Boost頻率、雙路系統最高4TB內存、512MB L3緩存、全線8路DDR4 3200MHz內存支持及128 Lane PCI-E 4.0支持讓AMD完全有底氣說出這句話。

由AMD定義的Leadership

而從基礎特性來看，本次發布的第二代EPYC處理器主要包含三大特點：7nm工藝、Zen 2核心以及Chiplet架構。

7nm無敵艦隊的最後一員猛將就位

不得不說，在過去相當長的一段時間內，AMD都被工藝製程所拖累。究其原因，GF技術上的常年落後難辭其咎。不過在蘇博士大刀闊斧的改革之下，AMD終於擺脫了GF的束縛，將代工工作交給了技術更先進的台積電。於是，我們便看到了Ryzen7 3000系列處理器、Radeon RX 5700系列顯卡和此次發布的第二代EPYC處理器。民用處理器、圖形卡、數據中心處理器，AMD的三大支柱業務終於全部享受到了7nm所帶來的功耗降低及Die size減小優勢。

雖然工藝與製程並不是決定一款晶元的成敗，但其帶來的功耗降低和面積縮減卻讓AMD有機會向更好能效、更多核心、更高頻率發起衝擊。而這些正是AMD重新站上擂台與Intel正面交鋒的先決條件。

Chiplet架構——對晶元的全新理解

所謂chiplet就是將以往CPU設計中傳統的單Die設計思路徹底拋棄，進而將不同功能的部分單獨進行設計與製造；模塊之間通過專門的互聯器件和埋線技術來進行數據交換。

AMD引以為傲的Chiplet設計

目前，在Rome中，AMD採用了Core與IO分離的設計思路；在處理器最中間是集成了內存控制器、PCI-E 4.0控制器、內部互聯Infinity Fabric控制器和L3緩存的IO核心，在IO核心周圍則是數個Core模組（AMD將之稱為CCD，每8個核心和一個Infinity Fabric為一組，64核產品只需要在IO核心周圍排布8個Core模組）。這種設計思路有幾個好處：

其一，不同部分單獨製造可以有效縮減由良率問題所產生的成本。舉個例子，在相同的技術條件下，如果同一批次的晶圓會在蝕刻過程中隨機生成20個故障點，在最壞的情況下，這意味著20個die會因此報廢。在採用傳統的大核心設計中，如果一個晶圓只能切割出100個完整核心，那這20個故障點也就意味著良率最低會降至80%。但在chiplet思路中，AMD可以在相同尺寸的晶圓上構建更多的die（與晶元邊長成平方反比），如果將die的邊長縮小一半，那麼一個晶圓能夠切割出的die數量則至少會提升4倍，那麼同樣的20個壞點在最壞的情況下也只能讓晶元良率降低至95%。顯然，這會在極大程度上降低AMD的製造成本。

其二，由於不同功能模塊彼此之間完全獨立，所以進行升級或步進都會變得更容易，成本也更低。

第三，這種chiplet思路也允許AMD處理器在片上（on chip而非in chip）整合不同IP、不同公司、不同功能、不同工藝的晶元，從而快速製造出符合市場需求的全新處理器或SOC。

對於處理器來說，chiplet是一種相當先進的設計思路，能夠大大降低成本，簡化新產品的上市流程。不過chiplet也並非萬能的，想要做好高性能的CPU產品，AMD或者台積電需要解決封裝工藝上的諸多挑戰，例如互聯導體的電氣性能、在更小的截面積上實現更高的數據帶寬、如何在有效的面積上布置更多針腳等等。不過，既然Rome已經能夠在這一框架下實現3.4GHz的頻率和最高225W的TDP，那麼AMD和台積電顯然在這方面已經獲得了不少成功。可以說第二代EPYC是目前chiplet模式中性能最高、功耗最高、頻率最高的一種形式，個中挑戰不言而喻。

Zen 2架構帶來的驚喜

第二代EPYC的CPU設計架構

有了EPYC一代的良好開頭，AMD顯然已經找到了正確的架構設計方向，並在第二代EPYC中進行了更加大刀闊斧特性增強。這其中就包括名為TAGE的全新分支預測架構、2倍的OP緩存容量、經過優化的L1指令緩存、幾乎倍增的L1帶寬、第三代地址單元、2倍的浮點路徑帶寬以及2倍的L3緩存容量。

這種大刀闊斧的的性能架構增強所帶來的則是23%的核心執行效率提升。而配合8路DDR4 3200內存通道和最高4TB的內存支持容量（每核心最高64GB內存），AMD在很多對內存性能敏感的應用中都可以取得性能優勢。在發布會當天，蘇姿豐博士表示：通過使用第二代EPYC處理器，AMD的合作夥伴和用戶已經打破了全球80項性能記錄。

PCI-E 4.0，威力倍增器

同時，第二代EPYC還是目前全球第一款支持PCI-E 4.0的x86處理器。2倍於PCI-E 3.0的帶寬能夠讓高數據吞吐量的設備獲得更好的性能。

支持PCI-E 4.0的賽靈斯ALVEO U50網路加速卡

博通200G乙太網卡

Mellanox ConnectX-6 200G Infiniband網卡

雖然目前的多數應用形態（GPU、加速卡、網卡、HBA等）還無法充分享受到帶寬翻倍所帶來的性能提升，但對某些高吞吐量的FPGA（例如應用在Spark Quary上的賽靈斯ALVEO U50）來說，更高的PCI-E匯流排帶寬顯然可以極大的提升單卡性能（在現場演示中，賽靈斯Spark Quary加速卡在換裝PCI-E 4.0匯流排後數據吞吐量可提升1.7倍）。

另外，對於下下代（就目前而言，100G網卡屬於剛剛推向市場的下一代產品，那麼200G自然就是下下代了）網路來說，200G網卡也是需要PCI-E 4.0來作為匯流排的（100G網卡換算來的匯流排帶寬為12.8GB，剛好達到PCI-E 3.0 x16的上限，200G網卡自然就需要帶寬翻倍的PCI-E 4.0了）。在演示中，博通的200G網卡在PCI-E 4.0 x16環境下的一對一雙向讀測試中，數據吞吐量就可以直接從192Gbps翻倍為381Gbps，性能提升立竿見影。

Mellanox的ConnectX-6 200G Infiniband網卡也有著類似的表現，一對一雙向寫測試從202Gbps提高至395Gbps。

當然，隨著快閃記憶體技術和主控性能的進一步增強，PCI-E 4.0對於很多高性能NVMe存儲設備來說同樣有著長遠的意義（當然，如果需要進入全面應用的話PCI-E 4.0 Switch及配套的標準也同樣需要跟進和成熟）。

由於PCI-E 4.0控制器被集成在了IO核心之中，而所有產品的IO核心都完全一樣，因此，無論多少核心、頻率如何的第二代EPYC產品，其最大支持的PCI-E 4.0 Lane數都為128（注意，即便是在雙路系統中，在安裝了兩顆第二代EPYC之後，這一數量也不會翻倍；AMD給出的解釋是IO核心需要將一定數量的Infinity Fabric連接留給核心之間的通訊）。

但無論如何，這樣的設計顯然會給很多超融合、冷存儲、防火牆、AI集群等應用等很多CPU負載不高的應用一個更高性價比的選擇。

生態之役將成勝敗關鍵

在性能和功能上的巨大飛躍讓AMD在產品端有能力重回數據中心主流市場。但十餘年的落後卻讓AMD在生態上還有很多課要補，而這絕非像產品發布一樣一蹴而就的事。

60 合作夥伴

在發布環節，HPE、Dell、新華三、思科、超微、華碩、技嘉、華擎、泰安主板、Open 19等企業和組織就已經展示了自己的產品和設計，而在用戶層面，包括AWS、Azure、Google Cloud等在內的三大雲服務提供商也排除高管為AMD站台。而在國內，包括BAT在內的三大雲巨頭也都與AMD就第二代EPYC的應用展開了積極的合作（新華三產品已經就緒並在會議現場進行了展示）。但壯觀的合作夥伴名單對於數據中心應用來說卻仍然不夠。

AMD EPYC的優勢應用領域

除了系統製造商合作夥伴和用戶之外，EPYC系列想要幫助AMD重新回到遊戲還需要大量數據中心組件、操作系統、應用軟體以及開源標準的支持。在AMD非公開展示的合作夥伴名錄中，我們已經能夠看到像三星、鎂光、現代、西部數據這樣的主流快閃記憶體和主控制造商，PMC這樣的主控制造商，博通、Mellanox這樣的網路設備製造商，微軟、SUSE、紅帽這樣的操作系統提供商，SAP、Oracle、MongoDB、VMware、思傑這樣的企業核心應用提供商以及如OpenStack、Docker、Spark、Java等開源組織的支持，但這對於整個數據中心生態來說仍舊是不夠的。

那麼，什麼時候才算是構建了完整的企業級生態？我想應該是不需要或者無法提供合作企業名單的時候才算夠吧。而AMD距離這一狀態還有很長的路要走。

如果AMD能夠在未來的數代產品找那個保持這種性能、核心數量、特性上的領先（或者至少持平），那麼相信主動對AMD伸出橄欖枝的合作夥伴會越來越多，AMD的生態亦會越來越強大。而那時，AMD才能重新將競爭帶向Intel的城門口。

不過話又說回來，更多核心、更高頻率、更先進位程、Chiplet架構等的出現標誌著AMD已經在向正確的方向發展。而這也讓我們對EPYC系列和AMD在數據中心領域未來的發展充滿了期待。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！