美光放大招：公布500＋層3D NAND快閃記憶體發展路線圖
美光正在開發232層3D NAND，並就500層以上快閃記憶體制定發展路線圖。
所謂3D NAND，就是通過在垂直堆棧中將多組存儲單元相互層疊以實現容量遞增。快閃記憶體晶元內的層數越多，總存儲容量就越大。目前各大廠商均在製造100層以上晶元，而且各自完成了更高層數的快閃記憶體發展布局。
昨天，西部數據剛剛透露正著手生產162層NAND，200層以上晶元也即將與用戶見面。
美光則在5月12日的投資者日活動中，透露了其NAND及DRAM發展路線圖的詳細信息。該公司正在批量生產176層快閃記憶體晶元，而作為第五代3D NAND的此款晶元將在2022年之內完成自己的歷史使命。
美光在活動中公布了大量幻燈片，可以看到其開發計劃已經延伸至500層以上晶元，只是尚未披露具體時間表：
其中雙堆疊技術是指將兩塊3D NAND裸片堆疊在一起，構成所謂「串堆疊」結構。這種設計能夠克服半導體製造中的常見難題，例如通過蝕刻在多個層之間添加溝道孔。層數越多、孔深越大，可能導致溝道孔側壁變形，影響NAND單元的正常工作。
美光表示，他們目前專註於QLC（四層單元）NAND的研發，並未提到西部數據正在研究、Soldigm已著手開發的PLC（五層單元）設計。我們認為這主要是因為美光較為謹慎，而非否定PLC NAND的可行性。
下表比較了各家NAND廠商間3D NAND產品的分層設計、發展歷史和未來計劃：
同一行快閃記憶體方案的起始製造日期基本接近
西數目前的3D NAND總層數略遜一籌，但212層與SK海力士的238層和美光的232層相比差異不大。更重要的是，西數產品在長、寬單元尺寸上更為小巧，只需要增加晶元高度就能容納更多個層。這兩項技術相結合，意味著西部完全可以在層數更低的情況下，將存儲密度提高到等於甚至超越競爭對手的水平。
西數還有另一個隱性優勢：每個層的構建都對應著一組製造工藝，因此涉及232組工藝的晶元在生產周期上必然長於212層設計。但除了工藝量，晶圓良品率、製造成本、晶元密度價格、耐用性和性能等指標也將最終快閃記憶體產品的成本與售價。
美光宣稱，其232層技術已代表世界上最先進的NAND：
CuA = CMOS陣列
幻燈片中還展示了一款1 Tb （128 TB）的TLC晶元。美光在演示中並未提到分區SSD（ZNS SSD），但對外部控制器有所涉及，暗示NAND/SSD控制器將運行在主機系統內——這正是分區SSD的必要前提。預計採用232層NAND的SSD產品將在2022年年底出貨。
本次投資者日活動並不涉及存儲級內存，例如美光曾為英特爾製造的3D XPoint。但活動中美光談到了CXL（Computer eXpress Link），而且其中一張幻燈片還在CXL連線的頂端出現了所謂「新興內存」（emerging memory）字樣：
活動中同樣披露了「新型內存架構」和「CXL路線圖專註於客戶共同創新」的說法，但目前仍意義不明。根據猜測，這可能是說會推出專為客戶定製、與CXL相關的存儲設備。我們認為幻燈片中提到的「新興內存」和「新型內存架構」可能指向存儲級內存和/或3D DRAM。
Solidigm、西部數據和美光的NAND路線圖，再次證明NAND和SSD技術及市場仍然保持著健康與活力。未來，我們還將迎來不斷增長的快閃記憶體存儲容量與數據傳輸速度。
