【電腦報新媒體】「Intel工藝全面落後」？帶你了解不為人知的真相！

正文我來說兩句(已有人參與

2017/5/18 10:26:58類型：原創來源：電腦報報紙編輯：胡進作者：【電腦報在線】以前一扯到CPU關於新製程進程方面的東西，一些大佬就要開始提摩爾定律，作為Intel創始人之一戈登·摩爾提出的這項理論，intel無疑是目前最為堅定的捍衛者之一，不過隨著現目前台積電和三星方面在工藝節點方面的全面超越已經開始量產10nm和即將試產的7nm工藝，在進度方面那可是比Intel方面快多了，很多朋友到現在也沒有想清楚具體原因，今兒個小獅子就來跟大家聊這個話題（沒錯！「永恆之藍」病毒問題因為素材太多又跳票一期(⊙v⊙)

以前一扯到CPU關於新製程進程方面的東西，一些大佬就要開始提摩爾定律，作為Intel創始人之一戈登·摩爾提出的這項理論，intel無疑是目前最為堅定的捍衛者之一，不過隨著現目前台積電和三星方面在工藝節點方面的全面超越已經開始量產10nm和即將試產的7nm工藝，在進度方面那可是比Intel方面快多了，很多朋友到現在也沒有想清楚具體原因，今兒個小獅子就來跟大家聊這個話題（沒錯！「永恆之藍」病毒問題因為素材太多又跳票一期(⊙v⊙)

我記得..Intel不一直是大佬嗎？道理是這樣的沒錯，不過現目前基於智能手機的工藝發展趨勢，整體上兩家半導體公司在工藝節點上對Intel進行了全面超越，大佬自然是坐不住的；甚至專門給出了統一衡量工藝標準的相關公式，也藉此希望友商能夠稍微「誠實」一些。

讓大家調侃兩句大佬就坐不住了？肯定是沒有那麼簡單的，小獅子就先來說說為什麼Intel要介意這個問題，我們就說早在幾年前的時候，當時Intel在半導體方面1000%是要領先於台積電的，更別說那個時期的三星半導體，因為當年在22nm節點的時候Intel就已經率先量產我們現在經常能看到的3D FinFET工藝，而那個時候三星和台積電實際上才剛剛開始推出自家的28nm工藝還沒有多久，所以無論從封裝工藝還是製程節點方面都是處於全面的落後狀態的。

轉折點，就在這裡你要說轉折點在哪裡發生，就是在我們當下14nm工藝節點上，而因為Intel自身在14nm上遇到的技術問題，原本計劃的Fab 14工廠升級工藝也被取消了，所以在這個時期我們熟悉Tick-Tock的工藝戰略上出現了長時間的停擺，而此前小獅子也跟大家聊過關於年底10nm泡湯，14nm將再續一年的相關故事。而8th的酷睿系列產品也將會使Intel第四代的14nm技術了。

就趁著這個時候，台積電和三星半導體在16/14nm FinFET工藝方面進行了大幅度的追趕，今年AMD在Ryzen處理器上在這段時間追趕上來了，AMD今年推出的Ryzen處理器使用的就是由格羅方德提供的的14nm LPP(Low Power Plus低功耗加強版)工藝，在工藝代差方面也已經做到了追平。

而大佬生氣的真正原因，其實一個很重要的原因就是台積電和三星半導體實際在製程工藝方面玩了一個很騷的小花招：半導體實際的複雜程度不言而喻，而大家聽到最多的就是XX nm的工藝，其實這個名詞代表的是線寬，而理論上來講，線寬越小，半導體就越小，晶體管也越小，製造工藝越先進。這本身是沒有問題的。

我但是君今天又要出場了但是！如果去用線寬去整合定義一款半導體工藝的先進程度氣勢上是並不準確的，因為更細節的柵極距（gate pitch）、鰭片間距（Fin Pitc）這些關鍵的決定性因素。，Intel早前就對比過他們與TSMC、三星的16、14nm工藝，大家可以在下圖有一個較為明顯的對比了。

Intel 14nm工藝與TSMC、三星同代工藝比較

Intel的14nm工藝在這些關鍵指標上可是要比台積電和三星半導體要好的多，所以從技術的層面來講，這兩家在工藝水平上還是會落後Intel差不多半代的水平。

但是他們倆聰明就聰明在，通過關於半導體工藝的命名對老大哥Intel方面有一個全面的勝利。但是要是一涉及到商業宣傳，那就是碾壓式的表現了；因為絕大多數消費者都是不會這樣錙銖必較的。而對於這個問題實際上業界有有過一些爭議，但是苦於沒有什麼強勢性的規定和約束，也就一直處在任其為之的狀態。

大佬「報復」方式都不太一樣忍受這樣的情況沒多久，Intel方面就發布了一篇關於清理Intel工藝混亂命名的相關文章，作者是Mark Bohr，他是一名Intel高級院士，也是處理器架構與集成部門的主管，當然是業界資深的一位專家了。而他這篇文章就批判了目前業界在半導體工藝命名上的混亂之態。

機智的高級院士還給出了一個更合理的衡量半導體工藝水平的公式：

Intel給出的衡量半導體工藝先進程度的公式

雖然這個公式較為複雜，過來還是簡單來說一下，這個公式分為兩部分，一部分計算2bit NAND（4個晶體管）的密度，另一部分則更為複雜，是用來計算的是SFF（scan flip flop）的晶體管密度，0.6和0.4兩個數字是這兩部分的加權係數。Bohr指出衡量半導體工藝真正需要的是晶體管密度而不是靠嘴炮！

與此同時，Bohr則希望半導體廠商在關於自家工藝節點介紹的時候也應該公布邏輯晶元的晶體管密度，還需要公布一個非常重要的參數，它就是SRAM cell單元面積；因為考慮到每個廠家的工藝不同，所以在NAND+SFF密度之外最好還要獨立公布SRAM面積。

但是小獅子個人倒是不覺得嘗到了甜頭的這兩家半導體公司會做出什麼相關的改變，因為經過宣傳很多朋友都認為台積電和三星半導體在工藝方面對Intel進行了超越，包括三星代工的驍龍835 採用10nm LPE工藝和台積電目前將會開始試產的7nm工藝。而且Intel的新方法有點複雜，對公眾來說更不容易理解。不過管他那麼多呢？大家理解就好了嘛！

說在最後雖然批評了這兩家公司在命名方面玩的小花招，但是小獅子必須要承認實際上台積電和三星半導體在整體的半導體工藝進展上確實取得了巨大的進步，相比之前一代的落後到現在的「領先」。相信能在未來的個位數工藝節點有著更好、形成超越形式的表現吧。

Intel：我認為我們的10nm需要突然成熟了！

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！