驗證時代已來 Cadence開啟SoC設計模擬驗證新紀元

在Cadence日前的新產品媒體發布會上，Cadence介紹的第三代並行模擬平台Xcelium便是一種通過加快測試速度來提高驗證效率的技術。在並行模擬技術的新時代中，工程師無需再擔憂驗證會成為瓶頸。除了Xcelium，Cadence還重點介紹了其全新的基於FPGA的Protium S1原型驗證平台。這兩款產品皆是Cadence今年3月初發布的。

「近幾年來，業界愈加註重早期軟體開發，從而進一步縮短整體項目時間，這也是我們開發更先進的硬體模擬和 FPGA 原型設計平台的動力所在。」 Cadence公司系統與驗證事業部產品管理與運營副總裁Micha? Siwiński如是說。

應對SoC 尺寸和複雜度的提升，並行模擬平台Xcelium誕生

據Micha? Siwiński介紹，第三代Xcelium模擬平台源於收購Rocketick公司帶來的技術，是業內唯一正式發布的基於產品流片的並行模擬平台。基於多核並行運算技術，Xcelium可以顯著縮短SoC面市時間。

Xcelium模擬平台具備以下優勢，可以大幅加速系統開發：

1.多核模擬，優化運行時間，加快項目進度：利用Xcelium可顯著縮短執行時間，在寄存器傳輸級（RTL）模擬可平均提速3倍，門級模擬可提高5倍，DFT模擬可提高 10倍，節約項目時間達數周至數月。

2.應用廣泛：Xcelium模擬平台支持多種最新設計風格和IEEE標準，使工程師無需重新編碼即可提升性能。

3.使用方便：Xcelium模擬平台的編譯流程將設計與驗證測試環境代碼分配至最優引擎，並自動選取最優CPU內核數目，提高執行速度。

採用多項專利技術提高生產力（申請中）：優化整個SoC驗證時間的新技術包括：為達到快速驗證收斂的SystemVerilog Testbench覆蓋率和多核並行編譯。

「較Cadence上一代模擬平台，Xcelium 單核版本性能平均可提高2倍，多核版本性能平均可提高5倍以上。」 Micha? Siwiński表示，Cadence Xcelium模擬平台已經在移動、圖像、伺服器、消費電子、物聯網（IoT）和汽車等多個領域的早期用戶中得到了成功應用，並通過產品流片驗證。他舉例稱，如對於基於ARM的SoC設計，在門級模擬獲得了4倍的性能提升，在RTL模擬獲得了5倍的性能提升。意法半導體的28nm FD-SOI SoC和ASIC設計，使用Cadence Xcelium並行模擬平台，在串列模式DFT模擬中得到8倍的速度提升。

全新Xcelium模擬平台是Cadence驗證套件家族的新成員，旨在幫助系統和半導體設計公司有效的開發更完整、更具競爭力的終端產品。「Xcelium模擬平台、JasperGold Apps、Palladium Z1企業級模擬平台和Protium S1 FPGA原型驗證平台共同構成了市場上最強大的驗證產品套件，幫助工程師加快設計創新的步伐。」 Micha? Siwiński說。

Micha? Siwiński直言，前兩代模擬技術都各自發展了 20 年左右，相信全新的並行模擬技術將也成為未來 20 年的模擬基礎。

驗證在SoC設計的過程中是非常重要的一環。「過去業內有人說驗證相當於『買保險』，我個人覺得這個觀點是錯誤的，驗證實際上相當於是『健康體檢』，提前發現問題，並採取措施及時解決。要不然等到出現問題就晚了。」Cadence全球副總裁亞太區總裁石豐瑜深入淺出地闡述了他對驗證的看法。

Cadence全球副總裁亞太區總裁石豐瑜

石豐瑜進一步指出，過去，在晶元設計行業很少聽到驗證，那是因為過去晶元並沒有像現在這麼複雜，設計規模上一般幾百萬門、幾千萬門，通過模擬就可以找出大部分問題，而且這些問題大部分是功能上的問題。但現在晶元越來越複雜，除了要運行OS、跑軟體，還要把晶元做的越來越小。此外，晶元的核數也越來越多，功耗就變成了一個突出的問題。還有運行軟體時的帶寬是否足夠，等等。因此，晶元的複雜度大大增加，如果只是通過模擬來做，已經無法完成。但是這些問題一旦出現足以毀掉一個產品。因此，必須驗證。

「這些驗證已經不僅僅是功能驗證，還包括功耗、帶寬、系統穩定性的驗證等。現在驗證已經是個無窮盡的活，是一條曲線，永遠無法逼近完美，但IC設計人員只能盡量去做，把那些大問題儘早地找出來，並且幫助客戶解決。這也是Cadence推出這些產品的原因，並且已經成為IC設計業不可或缺的一套工具。」石豐瑜直言，其實伴隨著IC產業的發展，Cadence也遇到很多挑戰，尤其是在過去的5-10年，Cadence投入了很多研發經費，也收購了一些優秀的公司，推出了一些很好的產品。

石豐瑜表示，從28nm開始，IC設計業開始遇到更多的挑戰。「我們也在與客戶溝通，希望他們能早點為驗證時代的來臨做準備。未來，設計一顆晶元在驗證上的花費可能比在設計更多。」

此次，Cadence發布的全新基於FPGA的Protium S1原型驗證平台，藉由創新的實現演算法，可顯著提高工程生產效率。據介紹，Protium S1與Cadence Palladium Z1企業級模擬平台前端一致，初始設計啟動速度較傳統FPGA原型平台提升80%。Protium S1採用Xilinx Virtex UltraScale FPGA技術，設計容量比上一代平台提升6倍，性能提高2倍。

Micha? Siwiński稱，Protium S1平台主要有以下優勢來助力設計師進一步提高生產力：

1.超高速原型設計：Protium S1平台具備先進的存儲單元建模和實現能力，可將原型設計啟動時間從數月降至數日，大幅提前固件開發日程。

2.方便使用與採納：Protium S1平台和Palladium Z1共享一套通用編譯流程，現有編譯環境的重複利用率最高可達80%；兩個平台之間保持前端流程高度一致。

3.創新的軟體調試能力：Protium S1平台提供多種提高固件和軟體生產力的功能，包括存儲單元後門讀寫、跨分區轉存波形、force-release語句，以及運行時鐘控制。

Micha? Siwiński表示，「Protium S1 為軟體開發團隊提供完整必需的軟硬體組件、全面集成的實現流程、更快的設計啟動時間和最先進的調試能力，使其可以提前數月交付更具吸引力的終端產品。」他透露，產品正式發布之前，Protium S1已被網路、消費者類和存儲類市場多家廠商先期採用。

目前，Cadence在亞太區的銷售收入佔了全球總收入的26%，北美所佔的比例最大。不過，石豐瑜表示，中國已經成為全球成長最快的市場，Cadence在中國市場的成長最快。

石豐瑜指出，和20年前相比，美國的IC產業結構已經發生了很大變化，現在美國設計晶元的企業並不僅僅只有IC企業，很多系統公司又重新回來設計半導體，而以前他們希望儘快把半導體部門分出去。他稱，之所以出現這種情況，是因為整個半導體產業鏈的垂直分工已經非常明確，系統廠商不需要再自己做EDA工具，只需要專註在自己想要設計的晶元就可以了。

目前，Cadence正在加大在中國市場的投入。石豐瑜稱，中國的系統廠商已經成長起來了，在全球也處於領先的地位。而這些廠商要麼與國內的半導體廠商進行深度合作，要麼開始自己設計晶元，這對整個國內半導體產業的發展也有很大的推進作用。他進一步稱，「工具上的設計，必須要與客戶深度合作，國內有越來越多具有規模的廠商越往前引領潮流，與我們深度合作的機會越大。」

石豐瑜透露，目前在中國市場除了現場支持的工程師、銷售之外，也在把大部分研發轉到國內。「中國市場成長很快，客戶需求很大，種類也特別多，我們在國內把研發團隊建大建全是很自然的事情。北京、上海、深圳三個地方的員工加起來已有八九百人。」

支持原創，版權所有，謝絕轉載